「N layer」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

Source 60 and drain 70 of LDD structure have an asymmetric structure and impurity concentration of an N^- layer 63 is set higher than that of an N^-- layer 73.例文帳に追加

ＬＤＤ構造のソース６０及びドレイン７０を非対称構造にし、Ｎ^-層６３の不純物濃度をＮ^--層７３よりも高くする。 - 特許庁

Then a laminate structure portion 3 which has a wall surface 8 ranging from the n-type GaN layer 4 to the n-type GaN layer 6 is formed by etching.例文帳に追加

次いで、エッチングにより、ｎ型ＧａＮ層４からｎ型ＧａＮ層６に跨る壁面８を有する積層構造部３を形成する。 - 特許庁

An n^- semiconductor layer 3 is formed on a p^- semiconductor substrate 1.例文帳に追加

ｐ^-半導体基板１上にｎ^-半導体層３が形成されている。 - 特許庁

High frequency components NHL, NLH and NHH of the same N-th layer employ the movement vector of the LL component of the N-th layer (S13).例文帳に追加

同じ第Ｎ階層の高周波成分ＮＨＬ、ＮＬＨ、ＮＨＨは、この第Ｎ階層のＬＬ成分の動きベクトルを用いる（Ｓ１３）。 - 特許庁

FORMING METHOD OF ELECTRODE ON N-TYPE GALLIUM NITRIDE COMPOUND SEMICONDUCTOR LAYER例文帳に追加

ｎ型窒化ガリウム系化合物半導体層への電極形成方法 - 特許庁

Initially, a gallium nitride layer including an n-type dopant is formed onto a substrate.例文帳に追加

まず、ｎ型ドーパントを含む窒化ガリウム層を基板上に形成する。 - 特許庁

When light is made incident on the n-type SiC layer just below or at a periphery of the conductive oxide layer, the diode functions as an ultraviolet ray detection element.例文帳に追加

導電性酸化物層の直下又は周辺のn形SiC層に光が入射すると、前記ダイオードは紫外線検出素子として機能する。 - 特許庁

A p^- diffusion region 5 is formed on the surface of the n^- layer 2.例文帳に追加

このｎ^-層２の表面にはｐ^-拡散領域５が形成される。 - 特許庁

An N-type epitaxial layer 52 is arranged on a P-type silicon substrate 51.例文帳に追加

Ｐ型シリコン基板５１上に、Ｎ型エピタキシャル層５２が配置される。 - 特許庁

An n-type InP contact layer 20 is provided on the side face of a mesa.例文帳に追加

メサの側面にはｎ−ＩｎＰコンタクト層２０が設けられている。 - 特許庁

On the inner wall of the holes 16 inside the p-type semiconductor clad layer 12 and the n-type semiconductor clad layer 13, an oxidized region 17 is formed.例文帳に追加

そして、p型半導体クラッド層１２及びn型半導体クラッド層１３内の空孔１６の内壁に酸化領域１７を形成する。 - 特許庁

GROWING METHOD OF N-TYPE GROUP III NITRIDE COMPOUND SEMICONDUCTOR LAYER例文帳に追加

ｎ型ＩＩＩ族窒化物系化合物半導体層の成長方法 - 特許庁

A p-type epitaxial layer 11 is formed on a p-type silicon substrate 10, and an n-type epitaxial layer 21 is formed on an n-type silicon substrate 20.例文帳に追加

ｐ形シリコン基板１０上にｐ形エピタキシャルシヤル層１１を、ｎ形シリコン基板２０上にｎ形エピタキシャルシヤル層２１を形成する。 - 特許庁

and an expression (2):1.20≤N≤1.60, with N representing the refractive index of the antireflection layer and d representing the thickness (nm) of the antireflection layer.例文帳に追加

９２．５／Ｎ ≦ ｄ ≦ ２５０／Ｎ （１） １．２０ ≦ Ｎ ≦ １．６０ （２）（式中、Ｎは反射防止層の屈折率、ｄは反射防止層の厚み（ｎｍ）である。） - 特許庁

An N type epitaxial layer 6 is deposited on a P type semiconductor substrate 5.例文帳に追加

Ｐ型半導体基板５上にＮ型エピタキシャル層６を堆積する。 - 特許庁

An ESD protection diode is constructed by forming an n+ buried diffusion layer 8 on an N type silicon substrate and also forming an epitaxial layer 9 thereon.例文帳に追加

Ｎ型シリコン基板上にｎ＋埋込拡散層８を設けるとともに、この上にエピタキシャル層９を設け、静電保護ダイオードを構成する。 - 特許庁

An exemplary SiGeC heterojunction bipolar transistor has a collector comprising an n-type single crystal Si layer and an n-type single crystal SiGe layer.例文帳に追加

ＳｉＧｅＣヘテロ接合バイポーラトランジスタの代表例のコレクタは、ｎ型単結晶Ｓｉ層、及びｎ型単結晶ＳｉＧｅ層からなる。 - 特許庁

An n^--type epitaxial layer 2 is formed on the main surface of an n^+-type SiC substrate 1, and a trench 3 is placed in the epitaxial layer 2 side by side.例文帳に追加

ｎ^+型ＳｉＣ基板１の主表面上にｎ^-型エピタキシャル層２が形成され、エピタキシャル層２にはトレンチ３が並設されている。 - 特許庁

The light-absorbing layer 2 contains p-type impurities or n-type impurities.例文帳に追加

光吸収層２は、ｐ型不純物またはｎ型不純物を含む。 - 特許庁

An electrode 20 is formed on the n-type nitride semiconductor layer 26.例文帳に追加

電極２０はｎ型窒化物系半導体層２６上に形成する。 - 特許庁

On the n^- GaAs layer 4, an anode electrode 5 is formed.例文帳に追加

ｎ−ＧａＡｓ層４上には、アノード電極５が形成されている。 - 特許庁

A p-type electrode 46 is formed on the p-type semiconductor layer 45, and an n-type electrode 47 is formed on the n-type semiconductor layer 43.例文帳に追加

ｐ型電極４６がｐ型半導体層４５上に形成されて、ｎ型電極４７がｎ型半導体層４３上に形成される。 - 特許庁

The insulated gate bipolar transistor includes: an N-type semiconductor layer 3; and a collector part formed on the surface part of the N-type semiconductor layer 3.例文帳に追加

本発明の絶縁ゲートバイポーラトランジスタは、Ｎ型半導体層３と、Ｎ型半導体層３の表面部に形成されたコレクタ部とを具備する。 - 特許庁

The step for forming an N type epitaxial layer is carried out on the surface of an N type buried layer 51 for a portion where a scribe line is formed.例文帳に追加

Ｎ型エピタキシャル層形成工程は、スクライブラインが形成される部分については、Ｎ型埋め込み層５１の表面に対して行なわれる。 - 特許庁

The method also comprises the steps of thereafter, lightly etching the surface of an N-type GaAs buffer layer 22.例文帳に追加

その後、ｎ型ＧaＡsバッファ層２２の表面を軽くエッチングする。 - 特許庁

On a surface or a rear surface of a label, a composite layer composed of a N type semiconductor material layer and a P type semiconductor material layer or the composite layer composed of the P type semiconductor material layer and the N type semiconductor material layer is laminated to constitute the functional label.例文帳に追加

ラベルの裏面又は表面に、Ｎ型半導体材料層とＰ型半導体材料層の複合層又はＰ型半導体材料層とＮ型半導体材料層との複合層を積層して機能性ラベルを構成する。 - 特許庁

The semiconductor light-emitting element 1 has a structure in which a reflection layer 3, an n-type cladding layer 4, a first light-emitting layer 5, a second light-emitting layer 6, a p-type cladding layer 7, and a p-type window layer 8 are sequentially laminated on a substrate 2 made of n-type GaAs.例文帳に追加

半導体発光素子１は、ｎ型ＧａＡｓからなる基板２上に反射層３と、ｎ型クラッド層４と、第１発光層５と、第２発光層６と、ｐ型クラッド層７と、ｐ型ウインドウ層８とが順に積層されている。 - 特許庁

The intrinsic base layer 50 is disposed on the collector layer 3 surrounded by an isolation layer 4, and an N-type impurity layer 30 is formed in a surface portion of the collector layer 3.例文帳に追加

真性ベース層５０は、分離層４に囲まれたコレクタ層３上に配置され、コレクタ層３の表面部に、Ｎ型不純物層３０が形成されている。 - 特許庁

A conductive layer 17 consisting of the n-type GaAs layer is formed on the resistance layer 13 via a high resistance barrier layer 16 consisting of the i-type GaAs layer.例文帳に追加

この抵抗層１３上には、ｉ型ＧａＡｓ層からなる高抵抗バリア層１６を介して、ｎ型ＧａＡｓ層からなる導電層１７が形成されている。 - 特許庁

An SiGe alloy layer 4 is formed on the epitaxial layer 2, and a silicon film 5 and an n-type diffused layer 6 (emitter layer) are formed on the SiGe alloy layer 4.例文帳に追加

エピタキシャル層２上にはＳｉＧｅ合金層４を形成し、ＳｉＧｅ合金層４上にはシリコン膜５およびｎ型拡散層６（エミッタ層）を形成する。 - 特許庁

An SiGe alloy layer 4 is formed on the epitaxial layer 2, and a silicon film 5 and an n-type diffusion layer (emitter layer) 6 are formed on the SiGe alloy layer 4.例文帳に追加

エピタキシャル層２上にはＳｉＧｅ合金層４を形成し、ＳｉＧｅ合金層４上にはシリコン膜５およびｎ型拡散層（エミッタ層）６を形成する。 - 特許庁

Also, the guard band cell 11 according to one embodiment of the present invention includes an N-type guard band diffusion layer NGB1 which is of conductive type as is an N well layer, and which is formed on the N well NW1.例文帳に追加

また、本発明の一態様に係るガードバンドセル１１は、ＮウェルＮＷ１の上に形成された、Ｎウェル層と同じ導電型であるＮ型ガードバンド拡散層ＮＧＢ１を有する。 - 特許庁

A deep layer part N-well 10 is formed being in contact with the deep layer part of the guard ring N-well 17 and being adjacent to the N-well 11 of the drain of the protective diode, without coming into contact with the well.例文帳に追加

そして、ガードリングＮウェル１７の深層部に接触し、且つ、保護ダイオードのドレインのＮウェル１１に接触せずに隣接するように、深層部Ｎウェル１０を形成する。 - 特許庁

The n^--type gate silicon area 110 and n^+-gate silicon area 111 are etched away to obtain the n-type gate silicon layer 105 and p-type gate silicon layer 107 which have been patterned.例文帳に追加

Ｎ^-型ゲートシリコン領域１１０及びＮ^+型ゲートシリコン領域１１１をエッチング除去し、パターニングされたＮ型ゲートシリコン層１０５及びＰ型ゲートシリコン層１０７を得る。 - 特許庁

A lattice mismatching coefficient of an n-type Al_xIn_zP current block layer 50 for an n-type GaAs substrate 41 is set to the uniform value of -0.10% within the n-type Al_xIn_zP current block layer 50.例文帳に追加

ｎ型ＧaＡs基板４１に対するｎ型Ａl_xＩn_zＰ電流ブロック層５０の格子不整合率を、ｎ型Ａl_xＩn_zＰ電流ブロック層５０内で一様に−０.１０％とする。 - 特許庁

The nitrogen surface of n-type semiconductor layer 2 is etched by phosphoric acid through wet etching to flatten the same and, thereafter, an n-type electrode 7 is formed on the surface of the flattened n-type semiconductor layer 2.例文帳に追加

ｎ型半導体層２の窒素面をリン酸によりウェットエッチングして平坦化した後、平坦化したｎ型半導体層２の表面にｎ型電極７を形成する。 - 特許庁

In the n-type shallow well region 124, an n-type layer 128 having small impurity concentration, and an n-type layer 126 having large impurity concentration are formed successively from the surface side.例文帳に追加

Ｎ型の浅いウェル領域１２４内には、表面側から順に、Ｎ型の不純物濃度の薄い層１２８と、Ｎ型の不純物濃度の濃い層１２６とが形成されている。 - 特許庁

An n-type region 12, higher in concentration than the n- epitaxial layer 4 is formed so as to reach the n- epitaxial layer 4, under the bottom of the trench 10.例文帳に追加

トレンチ１０の底面下には、トレンチの底面１０ａからｎ−エピタキシャル層４に達するように、ｎ−エピタキシャル層４以上の濃度のｎ形領域１２が形成されている。 - 特許庁

To raise the efficiency and reliability of a semiconductor laser apparatus having an n-type AlGaInP clad layer or a semiconductor layer including an n-type AlGaAs using an Si as an n-type dopant.例文帳に追加

ｎ型ドーパントとしてＳｉを用い、ｎ−ＡｌＧａＩｎＰクラッド層もしくはｎ−ＡｌＧａＡｓを含む半導体層を有する半導体レーザ装置の高効率化・高信頼性化を図る。 - 特許庁

A barrier layer 13 formed of Al_xGa_(1-x)N (0<x≤1) is laminated on an operating layer 12 composed of GaN formed on a substrate 11, and a hetero-junction interface is formed of the operating layer 12 and the barrier layer 13.例文帳に追加

基板11上に形成されたGaNからなる動作層12の上に、Al_xGa_(1-x)N(0＜x≦1)からなる障壁層13が積層されており、動作層12と障壁層13とからヘテロ接合界面が形成されている。 - 特許庁

The thermionic cathode is equipped with an n-type diamond layer as an electron emission substance on a surface of a substrate, and the n-type diamond layer includes a layer containing a transition metal element on its surface layer part.例文帳に追加

基体の表面上に電子放出物質としてｎ型ダイヤモンド層を備え、該ｎ型ダイヤモンド層がその表層部に遷移金属元素を含有する層を有することを特徴とする。 - 特許庁

An N type AlGaN layer 12 is formed on a sapphire substrate 10 and an N type light emission layer 14 is formed thereupon; and a buffer layer 16 is formed thereupon and further a P type AlGaN layer is formed thereupon.例文帳に追加

サファイア基板１０上にＮ型ＡｌＧａＮ層１２を形成し、その上にＮ型発光層１４を形成し、その上にバッファ層１６を形成し、その上にＰ型ＡｌＧａＮ層を形成する。 - 特許庁

In an HCMOS, an n-type SiGe heavily-doped layer 4, an SiGe spacer layer 5, and an Si n-channel layer 6 are provided in this order on an SiGe buffer layer 3.例文帳に追加

ＨＣＭＯＳにおいて、ＳｉＧｅバッファ層３の上に、ＳｉＧｅからなるｎ型高濃度ドープ層４と、ＳｉＧｅからなるスペーサー層５と、Ｓｉからなるｎチャネル層６とが設けられている。 - 特許庁

At the heterointerface of the n-type single crystal SiGe layer and the p-type single crystal SiGeC layer, a band gap of the p-type single crystal SiGeC layer is not smaller than the n-type single crystal SiGe layer.例文帳に追加

ｎ型単結晶ＳｉＧｅ層とｐ型単結晶ＳｉＧｅＣ層のヘテロ界面において、ｐ型単結晶ＳｉＧｅＣ層のバンドギャップは、ｎ型単結晶ＳｉＧｅ層以上である。 - 特許庁

The circumference of the mesa is embedded by forming an n-type InP current block layer 18, a p-type InP embedding layer 19 and an n-type InP embedding layer 20 on the p-type InP embedding layer 17.例文帳に追加

そして、ｐ型ＩｎＰ埋込層１７上に、ｎ型ＩｎＰ電流ブロック層１８、ｐ型ＩｎＰ埋込層１９及びｎ型ＩｎＰ埋込層２０を形成してメサの周囲を埋め込む。 - 特許庁