「O-scan」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a system and method for automatically generating an I/O partial circuit for automatically performing the connection of I/O scan paths, and for efficiently preparing the net list of an I/O partial circuit, and a storage medium for storing a program for automatically generating I/O partial circuit.例文帳に追加

Ｉ／Ｏスキャンパスの接続を自動的に行い、Ｉ／Ｏ部分回路のネットリストを効率良く作成できるＩ／Ｏ部分回路自動生成システム及びその方法ならびにＩ／Ｏ部分回路自動生成プログラムを格納した記憶媒体を提供する。 - 特許庁

Furthermore, the central control means 19 sends a scanning signal S0 for letting the electron beam scan on the sample 11 to a deflecting coil control circuit 18.例文帳に追加

さらに中央制御手段１９は、電子線を試料１１上で走査させるための走査信号Ｓ_Oを、偏向コイル制御回路１８に送る。 - 特許庁

I/O cells 12 and 13, a boundary scan circuit 16, a controller 17 and an inner circuit 18 are arranged inside a gate array chip 11-2.例文帳に追加

ゲートアレイチップ１１−２内には、Ｉ／Ｏセル１２，１３、バウンダリスキャン回路１６、コントローラ１７及び内部回路１８が配置される。 - 特許庁

Digitized data is written in an SDRAM 51 for each scan by an FGPA-A 53, a FIFO-E 54 and a FIFO-O 55.例文帳に追加

デジタル化されたデータは、ＦＧＰＡ−Ａ５３、ＦＩＦＯ−Ｅ５４、ＦＩＦＯ−Ｏ５５により、各スキャン毎にＳＤＲＡＭ５１に書き込まれる。 - 特許庁

With respect to design of a circuit including a boundary scan register, the wiring length estimate value between the boundary scan register which will be necessarily arranged in the vicinity of an I/O at the stage of layout buffer and the I/O buffer is stored in a data base 4.例文帳に追加

データベース４はバウンダリスキャンレジスタを含む回路の設計において、レイアウトの段階で必ずＩ／Ｏバッファの近傍に配置されるバウンダリスキャンレジスタとＩ／Ｏバッファとの間の配線長見積もり値が格納されている。 - 特許庁

When the scan time of the PC is short in respect to the transmission execution time, the transmission module is made asynchronous with the scan time and does not start the next transmission until the exchange of I/O signals with all the remote station devices is completed (S14).例文帳に追加

伝送モジュールは、ＰＣのスキャン時間が伝送実行時間に対し短い場合、スキャン時間に対し非同期となり、全リモート局装置とのＩ／Ｏ信号の送受信を完了する(S14) まで次の伝送を開始しないようにする。 - 特許庁

This cantilever for a scan type probe microscope is constructed of a monocrystal silicone supporting part 101, a stress-reduced silicone nitride lever part 102 extending from the supporting part 102, and a probe part 103 arranged in the vicinity of the free end of the lever part, while the supporting part and the lever part are connected together via a Si-B-O glass layer.例文帳に追加

単結晶シリコン製支持部101 と、該支持部より延びた低応力化した窒化シリコン製レバー部102 と、該レバー部の自由端近傍に設けた探針部103とを有し、支持部とレバー部とはSi-B-Oガラス層を介して接合して走査型プローブ顕微鏡用カンチレバーを構成する。 - 特許庁

The X-ray source and the X-ray detector are provided on the same rotary stage and rotated around the rotation center O by a rotation mechanism, and the scan in the stationary state of the object and the scan in the rotation state of the rotary table can be selected in response to the possibility of movement of the object during the scan.例文帳に追加

また、Ｘ線源とＸ線検出器を同一の回転ステージ上に設け、回転機構部で回転中心０を中心に回転させることで、スキャン中に物体が動く可能性に応じて物体を静止させた状態でスキャンすること及び回転テーブルを回転させてスキャンすることを選択可能とすることができる。 - 特許庁

A PLC body 10 constituting a programmable controller comprises a function to execute a PLC processing sequence which executes cyclically and repeatedly one scan including user program execution, I/O refresh, and peripheral processing.例文帳に追加

プログラマブルコントローラを構成するＰＬＣ本体１０は、ユーザプログラム実行，Ｉ／Ｏリフレッシュ並びに周辺処理を含む１スキャンをサイクリックに繰り返し実行するＰＬＣ処理シーケンスを実行する機能を備えている。 - 特許庁

To apply proper stress even to an I/O cell other than a terminal used for the output and input of a scan, at the time of a burn-in test using a scanning circuit.例文帳に追加

スキャン回路を用いたバーンインテスト時に、スキャンの入力と出力で使用する端子以外のＩ／Ｏセルに対しては、適切なストレスを印加することができない。 - 特許庁

To insert a boundary scan cell into signal lines which connect I/O buffers to logical blocks while an increase in wiring length and concentration of wiring are suppressed.例文帳に追加

配線長の増大及び配線の集中を抑制しつつ、Ｉ／Ｏバッファと論理ブロックとを接続する信号線にバウンダリスキャン・セルを挿入できるようにする。 - 特許庁

The boundary scan cell (BS cell) is provided with a one-to-one correspondence to an input/output cell 100 between the input/output cell 50 formed by a pad P and an input/output buffer (I/O in the drawing) and an internal logic circuit 110.例文帳に追加

バウンダリスキャンセル（ＢＳセル）は、パッドＰや入出力バッファ（図中、Ｉ／Ｏ）からなる入出力セル５０及び内部論理回路１１０間に、入出力セル１００と１対１の対応関係で設けられている。 - 特許庁

To provide a test circuit structure capable of executing the test of an I/O part and the test of an internal test in parallel in order to shorten the testing time in a semiconductor integrated circuit equipped with scan test function, and a test method therefor.例文帳に追加

スキャンテスト機能を備えた半導体集積回路において、テスト時間短縮のため、Ｉ/Ｏ部のテストと内部回路のテストの並列実行が可能なテスト回路構成やそのテスト方法を提供する。 - 特許庁

To continuously exchange I/O signals with all remote station devices by switching a master station transmission module to asynchronous transmission when the cycle, namely, scan time of an interruption signal to be generated at every scan time of a PC is not sufficient with respect to the transmission execution time of the relevant master station transmission module.例文帳に追加

親局伝送モジュールの伝送実行時間に対し、ＰＣのスキャン時間ごとに発生する割込信号の周期、すなわちスキャン時間が不十分である場合、当該親局伝送モジュールは、非同期伝送に切り替わることによって全リモート局装置とのＩ／Ｏ信号の送受信を継続して行う。 - 特許庁

In a BS circuit inserting step SA4, a boundary scan test circuit is inserted into a logic circuit designed in a logic designing step SA1 and, in a hierarchy converting step SA5, the boundary scan cells which are respectively connected to the I/O buffers having correspondence relations with the corresponding logical blocks decided in the block deciding step SA3 are inserted into the hierarchy of the corresponding logical blocks.例文帳に追加

ＢＳ回路挿入ステップＳＡ４において、論理設計ステップＳＡ１で設計された論理回路にバウンダリスキャン・テスト回路を挿入すると共に、階層変換ステップＳＡ５において、ブロック決定ステップＳＡ３で決定された対応論理ブロックの階層に、該対応論理ブロックと対応関係にあるＩ／Ｏバッファのそれぞれと接続されるバウンダリスキャン・セルを挿入する。 - 特許庁