「algorithm description」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The new command is separated and described in a new motion function description 8 including algorithm and a new command description 7 for designating the new motion function description 8.例文帳に追加

新規命令は、アルゴリズムを含む新規動作関数８と、新規動作関数記述８を指定する新規命令記述７とに分けて記述する。 - 特許庁

To obtain a class definition file required for hardware circuit design from circuit operation description algorithm.例文帳に追加

ハードウェア回路設計に必用な、クラス定義ファイルを回路動作記述アルゴリズムから得る。 - 特許庁

The new instruction is described in a divided state into a new operation function 8 including an algorithm and a new instruction description 7 for specifying the new operation function description 8.例文帳に追加

新規命令は、アルゴリズムを含む新規動作関数８と、新規動作関数記述８を指定する新規命令記述７とに分けて記述する。 - 特許庁

Algorithm description 1 describing functions of the entire system LSI is separated into a hardware part and a software part.例文帳に追加

システムＬＳＩ全体の機能を記述したアルゴリズム記述１を、ハードウエア部分とソフトウエア部分とに分割する。 - 特許庁

Then, the DUC is rationalized in the algorithm execution unit expression, a description of the algorithm is simplified, a scale of the hardware is reduced, and simplification of a processing step or the like is attained therein.例文帳に追加

次に、アルゴリズム実行単位表現におけるＤＵＣを合理化し、アルゴリズムの記述を単純化するとともに、ハードウエア規模の節減、処理ステップの簡略化等を図る。 - 特許庁

The optimization algorithm candidates of a plurality of circuit blocks given in logic circuit description in the hardware description language are decided by considering the humming distances of the circuit blocks (S1-S3).例文帳に追加

ハードウェア記述言語による論理回路記述で与えられる複数の回路ブロックの最適化アルゴリズム候補を、回路ブロックのハミング距離を考慮して判定する（Ｓ１〜Ｓ３）。 - 特許庁

To efficiently design high quality hardware in a short time from an algorithm description written in a pure C language.例文帳に追加

純粋なＣ言語で書かれたアルゴリズム記述から、品質の良いハードウェアを短期間に効率よく設計可能にする。 - 特許庁

A function C conversion system 20 divides an algorithm C description 1 obtained by writing an operation or control algorithm of a logic circuit in a C language into a plurality of states in a processing unit, describes performance orders of divided processing as a state transition and generates a function C description 2 with a control description embedded therein.例文帳に追加

論理回路の演算または制御アルゴリズムをＣ言語によって記述したアルゴリズムＣ記述１を、機能Ｃ変換システム２０において、処理単位で複数の状態に分割し、分割した処理の実行順序を状態の遷移として記述して、制御記述が埋め込まれた機能Ｃ記述２を生成する。 - 特許庁

To improve a reutilization property of an operation description by making the same operation description usable when an operation algorithm is the same even when an external input/output interface is different in a high order synthesis method for designing and synthesizing a logic circuit from the operation description.例文帳に追加

動作記述から論理回路を設計合成する高位合成法において、外部の入出力インターフェースが異なったとしても、動作アルゴリズムが同一であれば同一の動作記述を使用可能とし、動作記述の再利用性を向上させる。 - 特許庁

An electric current waveform generation (CWG) algorithm is applied to description for the digital circuit and description for the timing information about one or more gates in the digital circuit and switching operation of the digital circuit.例文帳に追加

また、前記ディジタル回路の記述、前記ディジタル回路中の１以上のゲートに関する前記タイミング情報及び前記ディジタル回路のスイッチング動作の記述に電流波形生成（CWG）アルゴリズムを適用する。 - 特許庁

A description concerning a performance evaluation model for evaluating the performance of the hardware structure of an LSI is separated to an algorithm part expressing the function of the hardware structure and an architecture part to affect the performance of the hardware structure and the performance of the hardware structure is evaluated on the basis of the description in the algorithm part and the description in the architecture part.例文帳に追加

ＬＳＩのハードウェア構造の性能を評価するための性能評価モデルに関する記述を、ハードウェア構造の機能を表現しているアルゴリズム部分とハードウェア構造の性能に影響を及ぼすアーキテクチャ部分とに分離し、アルゴリズム部分の記述とアーキテクチャ部分の記述とに基づいて、ハードウェア構造の性能を評価する。 - 特許庁

A device extraction section 102 extracts description of each device from a control program in which a plurality of devices are described, dependence relations between the devices are described, and a control algorithm for the plurality of devices is defined by the description of the plurality of devices and the description of the dependence relations between the devices.例文帳に追加

デバイス抽出部１０２は、複数のデバイスが記述されるとともにデバイス間の依存関係が記述され、複数のデバイスの記述とデバイス間の依存関係の記述により複数のデバイスに対する制御アルゴリズムが定義される制御プログラムから、各デバイスの記述を抽出する。 - 特許庁

Respective IPA and IPB in the system level IP 31 are described while being divided into processing algorithm description parts 33A and 33B, input data structure definition parts 34A and 34B and output data structure definition parts 35A and 35B.例文帳に追加

システムレベルＩＰ３１において各ＩＰＡ，Ｂは、処理アルゴリズム記述部３３Ａ，３３Ｂと、入力データ構造定義部３４Ａ，３４Ｂと、出力データ構造定義部３５Ａ，３５Ｂとに分かれて記述されている。 - 特許庁

In the system level IP31, each of IPA, IPB is described by being divided into processing algorithm description portions 33A, 33B, input data structure definition portions 34A, 34B, and output data structure definition portions 35A, 35B.例文帳に追加

システムレベルＩＰ３１において各ＩＰＡ，Ｂは、処理アルゴリズム記述部３３Ａ，３３Ｂと、入力データ構造定義部３４Ａ，３４Ｂと、出力データ構造定義部３５Ａ，３５Ｂとに分かれて記述されている。 - 特許庁

To provide a behavioral synthesis apparatus that converts an algorithm specification described in a higher-order language to a hardware description language on a register transfer level, a method of controlling behavioral synthesis, a program for controlling behavioral synthesis, and a recording medium.例文帳に追加

本発明は、高位言語で記述されたアルゴリズム仕様からレジスタトランスファレベルのハードウェア記述言語への変換を行う動作合成装置、動作合成制御方法、動作合成制御プログラム及び記録媒体に関する。 - 特許庁

A test program generator 103 receiving the transformed test execution part description file 102-2 analyzes the received file, and inserts a test execution part program into a corresponding position of a test program 104 generated from a test condition 100 and a test algorithm 101.例文帳に追加

変換後のテスト実行部記述ファイル１０２‐２を受信したテストプログラムジェネレータ１０３は、これを解析し、テスト条件１００とテストアルゴリズム１０１から生成したテストプログラム１０４の該当箇所にテスト実行部プログラムを挿入する。 - 特許庁

To provide an algorithm for providing the timing limit of a boundary part in a short time from an RTL description before executing logical synthesis in a logical synthesis execution procedure for performing conversion and optimization to a gate according to the boundary conditions and optimization conditions of an input/output interface set for each of units corresponding to the limit of a high-order hierarchy.例文帳に追加

上位階層の制約によって、各ユニット毎に設定された入出力インタフェースの境界条件及び最適化条件に従い、ゲートへの変換かつ最適化を行う論理合成実行手順において、論理合成を実行する前にＲＴＬ記述から境界部のタイミング制約を短時間で得るアルゴリズムを提供する。 - 特許庁