「arithmetic sequence unit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To allow a mathematical expression display arithmetic unit not only to display the computation sequence of a mathematical expression but also to intuitively learn it depending on a user's operation.例文帳に追加

数式表示演算装置において、数式の演算順序を単に表示させるのではなく、ユーザ操作に応じて直感的に学習することを可能にする。 - 特許庁

A restoration spectrum G (i) is obtained by the mutual correlation between a delay spectrum S (i) and the PN sequence through the deconvolution processing by a deconvolution arithmetic unit 14.例文帳に追加

そして、ディコンボリューション演算器１４がディコンボリューション処理により遅延スペクトルＳ（ｉ）とＰＮシーケンスとの相互相関を取ることにより、復元スペクトルＧ（ｉ）が得られる。 - 特許庁

An arithmetic sequence unit 5 refers to the aging effect characteristic database 4 on the inputted pieces of data, and it creates an aging effect image by changing a value of each picture element of the present image.例文帳に追加

演算制御装置５は、入力されたデータに基づいて経時特性データベース４を参照し、現存画像の各画素の値を変化させて経時画像を作成する。 - 特許庁

The processing device in this invention is constituted with a memory unit which can store data, a butterfly arithmetic processing part to perform plural of butterfly arithmetic processing and a processing part to reassemble bits in reverse order which writes result of the plural butterfly arithmetic processing by the butterfly arithmetic processing part into a memory address reassembled in reverse bit order without writing the results of the butterfly arithmetic processing into the memory address in processing sequence.例文帳に追加

本発明の処理装置は、データを記憶可能なメモリと、複数のバタフライ演算処理を行うバタフライ演算処理部と、バタフライ演算処理部による複数のバタフライ演算処理の結果を処理順のメモリのアドレスに書き込まず、ビット逆順の並び替えを行ったメモリのアドレスに該バタフライ演算処理の結果を書き込むビット逆順並び替え処理部とを有する。 - 特許庁

A block dependent channel estimate value arithmetic unit 3 calculates the channel estimate value vector of each block on the basis of a channel estimate value vector obtained from a known sequence symbol part of the (current) slot and the channel estimate value vector of the known sequence symbol part of the preceding slot stored in the channel estimate value storage unit 4.例文帳に追加

ブロック別チャネル推定値演算器３では、各ブロックにおけるチャネル推定値ベクトルを、その（現在の）スロットの既知系列シンボル部から求めたチャネル推定値ベクトルと、チャネル推定値記憶装置４に記憶されている前のスロットの既知系列シンボル部のチャネル推定値ベクトルと、を基に計算する。 - 特許庁

This model parameter estimating arithmetic unit 10 composes a constraint condition on output data which is response waveform to optional input data, of a Markov parameter function which is an impulse response sequence.例文帳に追加

モデルパラメータ推定演算装置１０において、任意の入力データに対する応答波形である出力データに関する制約条件をインパルス応答系列であるマルコフパラメータの関数で構成する。 - 特許庁

In an instruction sequence supplied from an instruction cache 108, an instruction invalidating circuit 109 replaces an instruction not using the floating-point arithmetic unit with an invalid instruction, then the invalid instruction is held by a floating-point instruction register 111 and supplied to a floating-point decoder 119 in the floating-point arithmetic unit.例文帳に追加

命令キャッシュ１０８から供給される命令列において、命令無効化回路１０９で浮動小数点演算ユニットを使用しない命令を無効命令に置き換え、その無効命令を浮動小数点命令レジスタ１１１に保持し、浮動小数点演算ユニット内の浮動小数点デコーダ１１９に供給するように構成される。 - 特許庁

A camera position at a relative coordinate position is projected on a unit sphere, and the polar projection of a dot sequence on the unit sphere on a projective plane is carried out, and a circle is estimated by arithmetic processing based on a weighted method of least squares to dots on the projective plane.例文帳に追加

相対座標位置にあるカメラ位置を単位球面上に射影し、単位球上の点列を射影平面上へ極射影し、射影平面上の点に円に対して重み付き最小２乗法に基づく演算処理により円を推定する。 - 特許庁

The arithmetic unit 30 is supplied with the measured values (P; Pn; Pn-1) and the movement value (v), specifies the time interval between the measurements of actual measured values (P; Pn; Pn-1) in a sequence electronic part 100, and calculates the correction value K of the movement value (v).例文帳に追加

算術ユニット３０は測定値（Ｐ；Ｐｎ；Ｐｎ−１）及び移動値ｖが供給されて、シーケンス電子部１００における実際の測定値（Ｐ；Ｐｎ；Ｐｎ−１）の測定間の時間間隔を特定し、移動値ｖの訂正値Ｋを算出する。 - 特許庁

The parallel arithmetic unit is equipped with: a plurality of units daisy-chained through a daisy-chain control bus in a predetermined sequence; and an amplifier for receiving an output value to be output by any one of the plurality of units through a unit output bus, and for outputting the received output value as an input value through a unit input bus to each of the plurality of units.例文帳に追加

並列演算装置が、予め定められた順序でデイジーチェーン制御バスを介してデイジーチェーンされている複数のユニットと、複数のユニットの内のいずれか１つが出力する出力値がユニット出力バスを介して入力され、該入力された出力値を複数のユニットのそれぞれにユニット入力バスを介して入力値として出力する増幅器と、を有する。 - 特許庁