「asynchronous input」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The sound reproduction device 10 is provided with a trigger monitor site 12 that monitors an input of a trigger signal TG_n, a plurality of sound output sites 21_n which are asynchronous with each other for reproducing a sound signal and outputting it, and a word clock generator 14 for generating a clock in the unit of words.例文帳に追加

音声再生装置１０は、トリガ信号ＴＧ_ｎの入来を監視するトリガ監視サイト１２と、音声信号を再生して出力する互いに同期が確保されていない複数の音声出力サイト２０_ｎと、ワード単位でクロックを生成するワードクロック生成器１４とを備える。 - 特許庁

To provide a method for maintaining a DC voltage applied to an input of a DC-AC converter which can minimize deceleration caused on an electric vehicle for maintaining an asynchronous motor magnetization voltage on a DC bus, in a free wheel mode allowing the vehicle to perform coasting driving.例文帳に追加

車両が惰行運転しているフリーホイールモードの場合に、直流バス上の、非同期モータ磁化電圧を維持するために電気車両上で引き起こされる減速を最小限に抑えることが可能な、直流／交流変換器の入力に印加する直流電圧を維持する方法を提供する。 - 特許庁

The reception processing part 205 puts together reception data having the same time information added to the process data among reception data received from the plurality of process input units, and excludes asynchronous process data based on the time quality.例文帳に追加

同受信処理部２０５は、複数のプロセス入力ユニットより受信した受信データのうち、前記プロセスデータに付与されている前記時刻情報が同一のものを一纏めにすると共に、前記時刻品質に基づいて時刻の同期が取れていない前記プロセスデータを除外する。 - 特許庁

Under an environment of a frequency selectivity communication path in transmission using a frequency-shift keying (FSK) system adopting an asynchronous energy detection system, an analog signal is sampled before input to a detector on the reception side so as to execute frequency domain equalization (FDE) to its discrete time signal.例文帳に追加

非同期なエネルギー検波方式を採用した周波数シフト変調（FSK)方式を用いた伝送のうち、周波数選択性通信路環境下に於いて、受信側で検波器への入力の前にアナログ信号をサンプリングし、その離散時刻信号に対して周波数領域等化(FDE)を行う。 - 特許庁

When the abnormal input of the writing operation instruction signal WE is input into the asynchronous reset terminal (reset) of a reading operation control order circuit 30, the reading operation control order circuit 30 immediately makes inactive an equalizing signal EQL, a reference potential control signal REFE, and a differential amplifier control signal SAE and stops the reading operation.例文帳に追加

一方、上記書き込み動作指示信号ＷＥの異常入力が、読み出し動作制御順序回路３０の非同期リセット端子（ｒｅｓｅｔ）に入力されると、読み出し動作制御順序回路３０は、直ちに、イコライズ信号ＥＱＬ、参照電位制御信号ＲＥＦＥ、および、差動アンプ制御信号ＳＡＥを非活性状態とし、読み出し動作を停止する。 - 特許庁

Output of a noise generator 102 which generates a noise reference signal S2 in phase with an output signal S1 of an image sensor 101 and the output signal S1 of the image sensor 101 are input in a differential amplifier 103 and 1/f noise, shot noise, etc. asynchronous with a horizontal synchronizing signal are reduced by canceling an in-phase signal.例文帳に追加

イメージセンサー１０１の出力信号Ｓ１と同相のノイズ基準信号Ｓ２を発生するノイズ発生器１０２の出力とイメージセンサー１０１の出力信号Ｓ１とを差動増幅器１０３に入力し、同相信号を打ち消すことで水平同期信号と非同期な１／ｆノイズ、ショットノイズなどを低減する。 - 特許庁

The image synthesis device is provided with a timing detector, a line gate detector, a frame trigger detector, and a synthesis discrimination device, and applies input output timing to/from a memory and address control to the memory so as to synthesize asynchronous image data with different scanning frequencies received from an image generator.例文帳に追加

画像合成装置に、タイミング検出装置、ラインゲート検出装置、フレームトリガ検出装置、合成判定装置を備え、メモリへの入出力タイミング及びアドレス制御を行うことにより、画像生成装置から入力される非同期で走査周波数が異なる画像データを合成することができる。 - 特許庁

The image composition device is provided with a timing detector, a line gate detector, a frame trigger detector, and a composition decision device and constituted so as to synthesize asynchronous picture data having respectively different scanning frequency bands and inputted from an image generator by controlling input/output timing and addresses to/from a memory.例文帳に追加

画像合成装置に、タイミング検出装置、ラインゲート検出装置、フレームトリガ検出装置、合成判定装置を備え、メモリへの入出力タイミング及びアドレス制御を行うことにより、画像生成装置から入力される非同期で走査周波数が異なる画像データを合成することができる。 - 特許庁

For an STS signal input from the SONET network, an STS frame is terminated in an STS de-mapping circuit, the ATM cell is extracted in the ATM CELL extraction circuit 26, and the ATM cell is mapped to the DS3 signal in the ATM CELL/Asynchronous DS3 mapping part 27 to be sent out.例文帳に追加

また、ＳＯＮＥＴネットワーク からＳＴＳ信号が入力された場合には、ＳＴＳデマッピング回路において、ＳＴＳフレームが終端され、ＡＴＭ ＣＥＬＬ抽出回路２６において、ＡＴＭセルが抽出され、ＡＴＭ ＣＥＬＬ／北米非同期ＤＳ３マッピング部２７において、ＡＴＭセルがＤＳ３信号にマッピングされて送出される。 - 特許庁

When a plurality of clock/frame pulses are synchronous or asynchronous in the clock/frame pulse generating and distribution system having a plurality of clock/frame pulse inputs, an individual mode is provided, a state monitor and control of the input clock/frame pulses is conducted, the optimum and ensured system clock/frame pulse is selected, generated and distributed.例文帳に追加

複数個のクロック／フレームパルス入力をもつクロック／フレームパルス生成および分配装置にて、複数個のクロック／フレームパルスが同期または非同期である場合において、個別のモードを有し、入力クロック／フレームパルスの状態監視および制御を行い、最適でかつ保証されたシステムクロック／フレームパルスを選択し、生成および分配する。 - 特許庁

To accurately apply circuit processing to a received optical pulse signal without malfunction even when a phase of a clock pulse of a light receiving side is advanced or delayed with respect to an input pulse signal by generating a synchronizing signal in a pseudo way even in the case of an asynchronous type photoelectric sensor wherein an oscillation circuit is respectively provided on a light projection side and a light receiving side.例文帳に追加

投光部側と受光部側にそれぞれ発振回路を有している非同期型の光電センサの場合でも、擬似的に同期信号を作成して、入力パルス信号に対して受光部側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずに、受光したパルス信号を正確に回路処理できるようにすること。 - 特許庁

The data input processing circuit 22 mounted in a display side housing 20 outputs a low speed processing signal (first digital signal) synchronized with a clock signal inputted from a controller mounted in a housing 10, and one high speed processing signal selected from a plurality of high speed processing signals (second digital signals) asynchronous with the clock signal and inputted by digital through, to a controller by time sharing.例文帳に追加

筐体１０に実装されるコントローラから入力されるクロック信号に同期させた信号である低速処理信号（第１のデジタル信号）と、前記クロック信号に非同期の信号である複数の高速処理信号（第２のデジタル信号）のうちから一の前記高速処理信号を選択し、選択した前記高速処理信号のデジタルスルーによる信号とを、時分割多重により前記コントローラに出力する、表示側筐体２０に実装されるデータ入力処理回路２２から構成される。 - 特許庁