「asynchronous input」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The asynchronous packer includes a write buffer commonly used for an asynchronous bridge and for upsizing, to buffer a write channel data; and first and second asynchronous packing controllers which control channel compaction according to first and second clocks, respectively, regarding the write channel data input/output to/from the write buffer during burst write.例文帳に追加

非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。 - 特許庁

The asynchronous unpacker includes a read buffer commonly used for an asynchronous bridge and for upsizing to buffer a read channel data; and first and second asynchronous unpacking controllers which control channel compaction according to the first and second clocks, respectively, regarding the read channel data input/output to/from the read buffer during burst read.例文帳に追加

また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 - 特許庁

The voltage regulator 80 stabilizes the processing speed of the asynchronous circuit 40 by adjusting the supply voltage of the asynchronous circuit 40 based on the voltage control signal input from the voltage control signal producing unit 90.例文帳に追加

電圧調整部８０は、電圧制御信号生成部９０から入力された電圧制御信号に基づいて、非同期回路４０の供給電圧を調整することにより、非同期回路４０の処理速度を一定化する。 - 特許庁

To provide an interface circuit for fetching data inside according to asynchronous access from external input equipment for reducing the number of state transition protecting circuits, and reducing the number of access cycles from the external input equipment.例文帳に追加

外部入力機器からの非同期のアクセスでデータを内部へ取り込むインターフェース回路において、状態遷移保護回路の個数を削減し、外部入力機器からのアクセスサイクル数を削減する。 - 特許庁

To provide an asynchronous signal input apparatus which sufficiently suppresses the vibration of a remaining data amount without initially setting a reading speed of a FIFO.例文帳に追加

ＦＩＦＯの読み出し速度の初期設定を行うことなく、残存データ量の振動を十分に小さく抑制することができる非同期信号を提供する。 - 特許庁

Thus, the receiver (50) is able to provide inter-asynchronous chip communication in a multi-chip super-conductor circuit having low input currents without using any external RF clock.例文帳に追加

受信機（５０）は、外部ＲＦクロックを用いることなく、低入力電流を有するマルチチップ超伝導回路間の非同期チップ間通信を提供する。 - 特許庁

To provide a configuration for generating a user position, identification information, and speaker information by information analysis based on unreliable and asynchronous input information.例文帳に追加

不確実で非同期な入力情報に基づく情報解析により、ユーザ位置や識別情報、発話者情報などを生成する構成を実現する。 - 特許庁

The asynchronous input signal is taken in by an FF 1 when an operation clock C2 rises and by an FF 2 when the operation clock C2 falls.例文帳に追加

非同期入力信号は、ＦＦ１により動作クロックＣ２の立ち上がりで、また、ＦＦ２により動作クロックＣ２の立ち下がりでそれぞれ取り込まれる。 - 特許庁

To easily realize 2-screen display two asynchronous input signals in an excellent way with a simple circuit configuration by using only the clock of one system.例文帳に追加

１系統のクロックのみを使用して、簡単な回路構成で容易に良好な非同期２入力信号の２画面表示処理を実現すること。 - 特許庁

To generate a multiplexing stream which does not make a video and an audio out of synch during a reproduction even if input timings of a video data and an audio data are asynchronous.例文帳に追加

映像データと音声データの入力タイミングにずれがあっても、再生時に、映像と音声とがずれない多重化ストリームを生成できるようにする。 - 特許庁

The drive processing part 11 drives the asynchronous FIFO 14 and the picture signal processing part 15 based on the generated reference signal CKa to read out the picture signal from the asynchronous FIFO 14 and input the read picture signal in the picture signal processing part 15.例文帳に追加

駆動処理部１１は、生成した基準信号ＣＫaに基づき非同期ＦＩＦＯ１４と画像信号処理部１５の駆動処理を行い、非同期ＦＩＦＯ１４から画像信号を読み出して画像信号処理部１５に取り込ませる。 - 特許庁

To provide a pulse delay circuit by a multiple phase clock system where a pulse can be delayed by a multiple phase clock signal which is asynchronous with an input clock signal and input pulse width can be stored.例文帳に追加

入力クロック信号と非同期な多相クロック信号によりパルスを遅延させることができ、入力パルス幅の保存ができる多相クロック方式によるパルス遅延回路を提供することを課題とする。 - 特許庁

When the slip is caused in the slip clutch part 3 interposed between an input shaft 1 and an output shaft 2, rotation of the input shaft 1 and rotation of the output shaft 2 become asynchronous, and a phase difference is generated between both.例文帳に追加

入力軸１と出力軸２との間に介設したスリップクラッチ部３においてスリップが発生すると、入力軸１の回転と出力軸２の回転とが非同期となり、両者に位相差が生じる。 - 特許庁

To provide the input disconnection detection circuit of an optical receiver which is capable of detecting input disconnection accurately by realizing a circuit that avoids wrong synchronization caused by the effect of synchronous noises in an input disconnection detection based on the synchronous/ asynchronous state of a PLL circuit.例文帳に追加

ＰＬＬ回路の同期・非同期状態を基にした入力断検出について、同期ノイズの影響による誤同期を回避した回路構成を実現して正確な入力断検出を可能にした光受信機の入力断検出回路を提供する。 - 特許庁

Upon the input of instructions for starting the queue, a message queue control program 32 is started to start processing of asynchronous communication, and the queue 31a is secured on a memory 31.例文帳に追加

キュー起動の指示が入力されると、メッセージキュー制御プログラム３２が起動して非同期通信の処理を開始し、メモリ３１上にキュー３１ａを確保する。 - 特許庁

To provide an asynchronous transfer mode ATM cell switching unit that can simply be realized and cope with a required number of input channels and a required number of virtual path identifier/virtual channel identifier (VPI /VCI) reference bits.例文帳に追加

簡易に実現可能とし、所要の入力回線数並びにＶＰＩ／ＶＣＩ参照ビット数に対応可能なＡＴＭセルスイッチング装置を提供する。 - 特許庁

To efficiently generate a highly precise user location and user identification information by means of information analysis based on uncertain and asynchronous input information.例文帳に追加

不確実で非同期な入力情報に基づく情報解析により、精度の高いユーザ位置およびユーザ識別情報を効率的に生成する構成を実現する - 特許庁

This asynchronous bus interface 104 is provided with an input part for inputting the frequency information of the clock of a synchronous device 102 operating synchronously with a clock CK and a signal generating part for, when inputting a first access signal from the synchronous device to an asynchronous device 106, generating a second access signal based on the first access signal, and for outputting it to the asynchronous device.例文帳に追加

クロック（ＣＫ）に同期して動作する同期デバイス（１０２）のクロックの周波数情報を入力する入力部と、同期デバイスから非同期デバイス（１０６）への第１のアクセス信号を入力すると、第１のアクセス信号を基に第２のアクセス信号を生成して非同期デバイスに出力する信号生成部とを有する非同期バスインタフェース（１０４）が提供される。 - 特許庁

To provide an apparatus and a method for filtering a glitch within a data communication controller for receiving an asynchronous input data signal having a predetermined input bit period and sending an output data signal corresponding to the input data signal while changing between two signal levels representing two bit values.例文帳に追加

２つのビット値を表す２つの信号レベルの間を変化し、所定の入力ビット周期を有する非同期入力データ信号を受信し、この入力データ信号に対応する出力データ信号を送出するデータ通信コントローラ中でグリッチをフィルタリングする装置と方法。 - 特許庁

To provide a digital signal processing device and a method, where an input data buffer can be dispensed with, the operation speed is lowered so as to reduce power consumption, and overflow and underflow of data can be avoided in an asynchronous input.例文帳に追加

入力データバッファを省略でき、動作速度を低減することで低消費電力化をはかり、さらに非同期入力におけるデータのアンダーフローとオーバーフローを回避できるディジタル信号処理装置及びその処理方法を実現する。 - 特許庁

A buffer circuit mounted in a memory circuit includes: a signal input terminal; a synchronous input buffer having an input terminal coupled to the signal input terminal; and a switching circuit which selectively outputs an output signal of the synchronous input buffer or an output signal of the asynchronous input buffer according to an operational mode of the memory circuit.例文帳に追加

本発明に係るメモリ回路に装着されたバッファ回路は、信号入力端と、信号入力端に接続された入力端を有する同期入力バッファと、信号入力端に接続された入力端を有する非同期入力バッファと、メモリ回路の動作モードによって同期入力バッファの出力信号または非同期入力バッファの出力信号を選択的に出力するスイッチング回路とを具備する。 - 特許庁

At the time of recording, sampling rate conversion is made on the digital audio data input of a clock, which is asynchronous with digital video data, with a clock synchronous with digital video data by means of a sampling rate converter 107.例文帳に追加

記録時、サンプルレート変換器１０７でデジタル映像データと非同期なクロックのデジタルオーディオデータ入力をデジタル映像データと同期したクロックでサンプルレート変換して記録する。 - 特許庁

To obtain a digital synchronization circuit, where its chip size and power consumption are not increased in the case of avoiding the effect of a metastable state produced when an asynchronous input data signal DIN is sampled.例文帳に追加

非同期である入力データ信号ＤＩＮをサンプリングするときに発生するメタステーブルの影響を回避するときに、チップサイズや消費電力が大きくならないデジタル同期回路を得る。 - 特許庁

This input disconnection detection circuit of an optical receiver has a circuit structure equipped with a noise superposition unit 20 which superposes asynchronous noises having a frequency component that gets the PLL circuit asynchronous on signals inputted into the phase comparator 5 of the PLL circuit.例文帳に追加

本発明による光受信機の入力断検出回路は、ＰＬＬ回路の同期状態を基に入力断検出を行う回路構成について、ＰＬＬ回路が非同期となる周波数成分を持った非同期ノイズを、ＰＬＬ回路の位相比較器５に入力される信号に重畳するノイズ重畳部２０を設けたものである。 - 特許庁

The electronic apparatus is configured such that a detection flip-flop 4 is connected to a reset net for delivering an asynchronous reset signal received from the asynchronous reset input terminal 1 to the flip-flop group and the detection flip-flop 4 sensitively reacts more than the flip-flop group on a pulse output to the reset net to be reset.例文帳に追加

非同期リセット入力端子１から入力される非同期リセット信号をフリップフロップ群に伝達するリセットネットに検出用フリップフロップ４を接続し、リセットネットに出力されるパルスに対し、この検出用フリップフロップ４がフリップフロップ群よりも敏感に反応してリセットされるように構成した。 - 特許庁

While the signals are switched thus, the state of the sequential circuit 22 when the pseudo-metastable signal has been input and a state of the sequential circuit 22, when the synchronization signal has been input, are verified, thereby whether the synchronization circuit on the asynchronous path is necessary is determined.例文帳に追加

こうして信号を切り替えながら、擬似メタステーブル信号が入力されたときの順序回路２２の状態と、同期化信号が入力されたときの順序回路２２の状態と、が検証され、非同期パスにおける同期化回路の要否が判定される。 - 特許庁

To provide a display memory device of inexpensive and simple constitution capable of displaying a moving picture of high quality fast by preventing a passing phenomenon even when input and output of image data are asynchronous.例文帳に追加

画像データの入力と出力とが非同期であっても追い越し現象の発生を防止して高品質の動画像を高速で表示できる安価且つ簡単な構成の表示メモリ装置を提供する。 - 特許庁

An operation support system includes first through fourth cameras asynchronous to each other, an image processing circuit generating an output image by compounding the input images of the cameras, and a display for displaying an output image.例文帳に追加

運転支援システムは、互いに非同期の第１〜第４のカメラと、各カメラの入力画像を合成した出力画像を生成する画像処理回路と、出力画像を表示する表示装置と、を備える。 - 特許庁

The thread mapping test controller 11 is provided with an input means 16 for a thread mapping test for judging whether the message communication between the objects is to be made into synchronous communication or into asynchronous communication.例文帳に追加

本発明のスレッドマッピングテスト制御装置１１は、オブジェクト間のメッセージ通信を同期通信とするか非同期通信とするか判断するスレッドマッピングテストのための入力手段１６を備える。 - 特許庁

Mutually asynchronous plural video signals A-H inputted to video signal input means 8a-8h are switched with the output of a control means 11 by a video signal selecting means 2.例文帳に追加

映像信号入力手段８ａ〜８ｈに入力された互いに非同期な複数の映像信号Ａ〜Ｈは、映像信号選択手段２にて制御手段１１の出力により切替えられる。 - 特許庁

To convert the format of image data of an asynchronous video signal without requiring a PLL, and to prevent an image from being disordered even if respective lines of input video signals have a difference in cycle.例文帳に追加

ＰＬＬを要することなく非同期映像信号による画像データをフォーマット変換することができ、入力映像信号の各ラインの周期に差が発生しても画像の乱れを防止する。 - 特許庁

In starting of a web browser 12, an event detection section 122 has detected operation by a user through an operation section 15 and after detecting input to an input column in a web page displayed on a display section 14, if movement of a cursor which has been in the input column to a different input column is detected, a processing section 123 performs access to a web server through an asynchronous communication section 125.例文帳に追加

ウェブブラウザ１２の起動時において、イベント検知部１２２が、操作部１５を介したユーザによる操作を検知しており、表示部１４に表示されたウェブページ中の入力欄に対する入力を検知した後に前記入力欄中にあったカーソルの異なる入力欄への移動を検知した場合、処理部１２３が非同期通信部１２５を介してウェブサーバへアクセスを行なう。 - 特許庁

To provide an asynchronous signal input apparatus capable of rapidly converging the phase difference between data read from FIFO for input data delivery and data written into the FIFO into a target phase difference, and maintaining a convergence status, and to provide a sampling frequency converting apparatus using the apparatus.例文帳に追加

入力データの引き渡し用のＦＩＦＯから読み出されたデータと、ＦＩＦＯに書き込まれたデータとの位相差を速やかに目標位相差に収束させると共に、収束状態を維持し得る非同期信号入力装置、及び同装置を使用したサンプリング周波数変換装置を提供する。 - 特許庁

The asynchronous adder 10 is provided with a combination circuit carrying out full adding using an addition value X subjected to two-wire encoding, a value to be added Y, and a carry input C_in as input values, and outputting a sum output Z subjected to two-wire encoding, and a carry output C_out as output values.例文帳に追加

本発明の非同期加算器（１０）は、２線式エンコードされた加算値Ｘ、被加算値Ｙ、及びキャリー入力Ｃ_inを入力値として全加算を行い、２線式エンコードされた和出力Ｚ、及びキャリー出力Ｃ_outを出力値として出力する組み合わせ回路を備える。 - 特許庁

A fastest clock selecting means 111 transmits only a clock signal of a highest frequency among input clock signals A4-A6 which are asynchronous to one another but in a frequency relation where frequencies are not largely different, as a fastest clock signal together with data input signals A1-A3.例文帳に追加

最速クロック選択手段１１１は、互いに非同期であるが、大きく周波数の違わない周波数関係にある入力クロック信号Ａ４〜Ａ６のうち、最も周波数の高いクロック信号だけを最速のクロック信号として、データ入力信号Ａ１〜Ａ３と共に送信する。 - 特許庁

The semiconductor device and the memory macro have a memory circuit which has an input and output port, and an arbitration circuit which has a first port that performs input or output operation in response to a first timing signal and a second port that performs input or output operation in response to a second timing signal which is asynchronous with the first timing signal.例文帳に追加

半導体装置又メモリマクロは、１つの入力及び出力ポートを持つメモリ回路及び第１タイミング信号に対応して入力又は出力動作を行う第１ポートと、上記第１タイミング信号とは非同期の第２タイミング信号に対応して入力又は出力動作を行う第２ポートを有する調停回路を備える。 - 特許庁

To prevent lacking of an image where an image itself inputted and stored temporarily is overwritten through delay of reading caused by instantaneous lowering of transfer rate of a bus in a transfer system asynchronous with an input unit.例文帳に追加

入力装置に非同期な転送システムの瞬間的なバスの転送速度低下に起因する読み出し遅延により入力され一時格納された画像自体が上書きされてしまう画像欠けを防止すること。 - 特許庁

To prevent reduction in processing performance even if the operation clock frequency of a macro circuit is lowered and to input the latest data into the macro circuit even if a plurality of writing requests are generated in a short time in an apparatus built-in type microcomputer having a CPU and the macro circuit connected together via an asynchronous bus.例文帳に追加

非同期バスで接続されたＣＰＵとマクロ回路を有する機器組込用マイクロコンピュータにおいて、マクロ回路の動作クロック周波数を低くしても処理性能が低下しないようにする。 - 特許庁

A data transfer circuit holds input data according to a first clock pulse, holds output data of a primary stage according to a second clock pulse asynchronous to the first clock pulse, and transfers the output data to secondary data holding circuits.例文帳に追加

データ伝送回路は、入力されるデータを第１のクロックパルスに応じて保持し、前段の出力データを、第１のクロックパルスとは非同期の第２のクロックパルスに応じて保持し、後段のデータ保持回路に転送する。 - 特許庁

To provide an electronic apparatus activated according to control information stored in a flip-flop group capable of detecting the occurrence of an abnormality state resulting from part of the flip-flop group being reset by the intrusion of external noise from an asynchronous reset input terminal.例文帳に追加

フリップフロップ群に記憶された制御情報に従って動作する電子機器において、フリップフロップ群の一部が非同期リセット入力端子からの外来ノイズの侵入によりリセットされ、異常状態となるのを検出する。 - 特許庁

In this finite state machine, transition between the individual states is executed by selectively turning a bistable circuit to 1 state by using a transition circuit activated by the positive transition of asynchronous spiking input for example.例文帳に追加

有限状態機械において、個別の状態間の遷移は、例示的に、非同期スパイキング入力の正の遷移によって活性化される遷移回路を用いて、双安定回路を選択的に１状態とすることによって実行する。 - 特許庁

This image and sound synchronizing device for synchronizing a video signal inputted according to an input synchronizing signal with a reference synchronizing signal and outputting the resultant video signal is provided with: an asynchronous memory device for synchronizing the inputted video signal in a line unit; and a synchronous memory device for synchronizing the video signal outputted from the asynchronous memory device in a frame unit.例文帳に追加

入力同期信号に従って入力されたビデオ信号を，基準同期信号に同期させて出力する画像音声同期化装置であって：入力されたビデオ信号をライン単位で同期化する非同期メモリ装置と；非同期メモリから出力されたビデオ信号をフレーム単位で同期化する同期メモリ装置と；を備えることを特徴とする，画像音声同期化装置が提供される。 - 特許庁

A discriminant circuit 10 makes a comparison between undelayed sampling data obtained by sequentially latching the input digital display signal at the 1st edge of a PLL clock asynchronizing therewith and delayed sampling data obtained by sequentially latching at the 1st edge of an asynchronous clock by delaying the input digital display signal by a short period, and thereby discriminates whether both data coincide with each other.例文帳に追加

判別回路１０が、入力デジタル表示信号をこれと非同期のＰＬＬクロックの第１エッジで順次ラッチして非遅延サンプリングデータと、入力デジタル表示信号を微小期間遅延させ非同期クロックの第１エッジで順次ラッチして得た遅延サンプリングデータと、を比較して、両データが一致するかどうか判別する。 - 特許庁

Whether a reference burst signal level is a demodulator required level or not is determined with a level window, an input stage asynchronous automatic gain control circuit 38 is controlled so that the reference burst signal level correlation falls within the level window, and is held at its gain.例文帳に追加

基準バースト信号レベルが復調器所要のレベルであるかレベルウインドウを持って判定し、レベルウインドウ内に基準バースト信号レベル相関が入るように入力段非同期式ＡＧＣ制御回路３８を制御し、そのゲインで保持する。 - 特許庁

An LSI 1 has bidirectional (interactive) buffers 20a-20c connected to a boundary scan circuit 12, and the boundary scan circuit 12 has asynchronous setting circuits 7a-7c for setting each of the bidirectional buffers 20a-20c asynchronously in an input mode or an output mode.例文帳に追加

ＬＳＩ１は、バウンダリスキャン回路１２に接続された双方向バッファ２０ａ〜２０ｃを有し、バウンダリスキャン回路１２は、各双方向バッファ２０ａを入力モード又は出力モードに非同期に設定する非同期設定回路７ａ〜７ｃを有する。 - 特許庁