「bit-parallel」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The plate line runs parallel to the bit line.例文帳に追加

そのプレート線は、ビット線に平行に走る。 - 特許庁

A plurality of bit lines and bit bar lines are alternately arranged parallel to each other.例文帳に追加

複数のビットラインとビットバーラインを互いに平行に、交互に配置する。 - 特許庁

In parallel, a serial/parallel conversion device 7 converts the bit steam Bs into a sample signal SMP.例文帳に追加

それと並行して、シリアル／パラレル変換器7によりサンプル信号SMPに変換する。 - 特許庁

METHOD FOR STORING HOLOGRAPHY DATA OF BIT UNIT IN PARALLEL USING PARALLEL LIGHT SOURCE例文帳に追加

平行光源を使用したビット単位のホログラフィデータを平行に記憶する方法 - 特許庁

A parallel data acquirer 18 acquires parallel data of a specified bit length from serial data.例文帳に追加

パラレルデータ取得部１８は、シリアルデータから所定ビット長のパラレルデータを取得する。 - 特許庁

An n-bit parallel scramble pattern is adopted for the 1st-n-th bits in this (m+n)-bit pattern.例文帳に追加

この（ｍ＋ｎ）ビットパタンのうち第１〜第ｎビットをｎビットパラレルスクランブルパタンとする。 - 特許庁

A multiplexer 5 multiplexes the parallel bit streams, and the multiplexed bit stream is outputted at high speed.例文帳に追加

この並列のビット列は、マルチプレクサ５で多重化され、高速化されて出力される。 - 特許庁

A first converter 10 converts the (m×n)-bit parallel data to m-bit parallel data Dp of a clock frequency f×n.例文帳に追加

第１変換部１０は、ｍ×ｎビットのパラレルデータを、クロック周波数ｆ×ｎ、ｍビットのパラレルデータＤｐに変換する。 - 特許庁

The CPU 6 receives the 8-bit parallel data via an input port 5 and performs protection processing on a state detection object bit in the 8-bit parallel data.例文帳に追加

ＣＰＵ６はこの８ビットパラレルデータを入力ポート５を介して受け取り、その中から状態検出対象ビットについての保護処理を行う。 - 特許庁

To provide a parallel bit stuffing method and circuit capable of quickly realizing bit stuffing processing by performing four bit parallel processing.例文帳に追加

４ビット並列に処理を行うため、高速にビットスタッフィング処理が実現される並列ビットスタッフィング方法及び並列ビットスタッフィング回路を提供する。 - 特許庁

A parallel/serial converter circuit 111 converts parallel data to serial data (bit stream signals).例文帳に追加

パラレル・シリアル変換回路１１１は、パラレルデータをシリアルデータ（ビットストリーム信号）に変換する。 - 特許庁

In the semiconductor storage device, dummy bit lines 7a are formed in parallel with bit lines 7 separately from the same layer as that of the bit lines 7.例文帳に追加

ダミービット線７ａは、ビット線７と同一の層から分離して形成され、かつビット線と並走している。 - 特許庁

The parallel number change means changes parallel number of the parallel data signal in response to a bit rate of the optical signal, and outputs the parallel data signal having changed parallel number.例文帳に追加

並列数変更手段は、光信号のビットレートに応じて並列データ信号の並列数を変更し、変更された並列数を有する並列データ信号を出力する。 - 特許庁

A bit width adjusting circuit 20 which is constituted of, for example, FIFO, receives the first parallel data, and generates the second parallel data having the 4-bit width regardless of the bit width thereof.例文帳に追加

ビット幅調整回路２０は、例えば、ＦＩＦＯなどで構成され、第１並列データを受けて、そのビット幅に関わらず、４ビット幅の第２並列データを生成する。 - 特許庁

OPTICAL PACKET ROUTER, OPTICAL SERIAL-PARALLEL CONVERTER, AND OPTICAL BIT EXTRACTOR例文帳に追加

光パケットルータ、光シリアル−パラレル変換器及び光ビット抽出器 - 特許庁

A CPU 31 outputs 18-bit image data in parallel.例文帳に追加

ＣＰＵ３１は１８ビットの画像データを並列的に出力する。 - 特許庁

PARALLEL BIT TEST METHOD AND ITS TEST CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置の並列ビットテスト方法及びそのテスト回路 - 特許庁

One character byte is sent at a time in a byte serial, bit parallel fashion 例文帳に追加

1回に,1文字バイトのデータが,バイトシリアル,ビットパラレル形式で送られる - コンピューター用語辞典

A bit sequence after decoded is parallel-serial converted by a parallel/serial converting portion 407 and a detected transmission bit sequence is output.例文帳に追加

復号後のビット系列は並直列変換部４０７で並列直列変換され、検出した送信ビット系列が出力される。 - 特許庁

Parallel/serial conversion is performed on the bit sequence after the error correction decoding by a parallel/serial conversion part 207, and a transmission bit sequence is output.例文帳に追加

誤り訂正復号後のビット系列は、並直列変換部２０７で並列直列変換され送信ビット系列が出力される。 - 特許庁

The bit string 51 includes the 1st bit strings W consecutive for bit number over bit number for parallel processing and the 3rd bit string Y, the 2nd bit strings X consecutive for bit number over bit number for parallel processing and the 4th bit string Z.例文帳に追加

ビット列５１は、第１のビット列Ｗを、前記並列処理時のビット数以上のビット数を持つビット列が形成される個数連続させ、その後に第３のビット列Ｙを付加し、その後に、第２のビット列Ｘを、前記並列処理時のビット数以上のビット数を持つビット列が形成される個数連続させ、その後に第４のビット列Ｚが付加してあるビット列である。 - 特許庁

On the contrary, the system reads data in 32-bit data from the memory 6 and writes data in 16-bit data in the parallel memories 4.例文帳に追加

逆に、メモリ６からの３２ビットデータをリードし、並列のメモリ４には１６ビットデータでライトする。 - 特許庁

The memory cell is connected in parallel with a paired bit line and 1-bit data is stored by two memory cells.例文帳に追加

対をなすビット線に並行してメモリセルを接続し、２つのメモリセルで１ビットのデータを記憶する。 - 特許庁

At least either a 10 bit address bus 26 or a 10 bit data bus 27 is configured of the signal line of parallel communication.例文帳に追加

10ビットアドレスバス２６と10ビットデータバス２７の少なくとも一方を、パラレル通信の信号線で構成する。 - 特許庁

To convert an optical packet signal constituted of a fast serial optical bit string to parallel optical bit strings to read a prescribe optical bit string.例文帳に追加

高速のシリアル光ビット列で構成された光パケット信号をパラレル光ビット列化して所定の光ビット列の読み取りを行う。 - 特許庁

Bit blocks are measured and the cumulative number of bit errors and a posterior cumulative distribution function (PCDF) are calculated in parallel concering the bit errors.例文帳に追加

ビット・ブロックを測定し、ビット誤りについて累積数の計数と事後累積分布関数（ｐｃｄｆ）の計算を並行して行う。 - 特許庁

The 2nd 8-bit register 202 is connected in parallel to the register 201.例文帳に追加

第２の８ビットレジスタ２０２はレジスタ２０１と並列に接続される。 - 特許庁

BIT STREAM PARALLEL TRANSMISSION SYSTEM BY TCP, AND TRANSMISSION METHOD AND DEVICE例文帳に追加

ＴＣＰによるビットストリーム並列伝送システム、伝送方法および装置 - 特許庁

The timing test and the bit level test are allowed to be carried out in parallel.例文帳に追加

タイミング試験及びビット・レベル試験は、並行して行うこともできる。 - 特許庁

A 10-bit parallel signal is selected by selectors 107 and 108 and then made into a 2-bit parallel signal, which is transmitted to a transmission cable together with a transmission clock.例文帳に追加

又10ビットの並列信号をセレクタ107 , 108 により選択することで２ビットのパラレル信号とし、伝送クロックと共に伝送ケーブルに伝送する。 - 特許庁

To provide a circuit inputting the two system of 10 bit parallel data to an LSI which uses 8 bit parallel input as basic.例文帳に追加

本発明は、８ビットパラレル入力を基本としたＬＳＩに１０ビットパラレルデータを２系統入力させることができる回路を提供する。 - 特許庁

OPTICAL SWITCH, OPTICAL SERIAL-PARALLEL CONVERTER, PARALLEL BIT DELAY VARIABLE/WAVELENGTH CONVERSION CIRCUIT, AND OPTICAL TIME SWITCH例文帳に追加

光スイッチ、光シリアル−パラレル変換器、並列ビット遅延可変・波長変換回路及び光時間スイッチ - 特許庁

The 1:4 transceiver 60 converts serial data into parallel in a 4-bit width and outputs the parallel data to the variable converters 71-74.例文帳に追加

１：４トランシーバ６０は、シリアルデータを４ビット幅のパラレルデータ化し、可変コンバータ７１〜７４へ出力する。 - 特許庁

At the time, reference voltage VGEN is separated from the main reference bit line/BL0, other reference bit lines /BL1, /BL2, /BL3 are connected to the main reference bit line in parallel.例文帳に追加

その際、基準電圧ＶＧＥＮを主参照ビット線／ＢＬ０から分離し、別の参照ビット線／ＢＬ１，／ＢＬ２，／ＢＬ３を主参照ビット線に対し並列に接続する。 - 特許庁

The input buffer 5 converts the A bit and B bit test data into parallel bit data and sends them to a step use D/A converter 1 and an offset use D/A converter 2.例文帳に追加

入力バッファ５は、Ａビット及びＢビットのテストデータを並列ビット化してステップ用D−A変換器１とオフセット用D−A変換器２とに送る。 - 特許庁

A waveform memory 66 stores a data sequence constituted of M-bit parallel data.例文帳に追加

波形メモリ６６は、Ｍビット並列データから構成されるデータ列を記憶する。 - 特許庁

Specifically, this implements parallel A/D conversion of a quantization bit number of n.例文帳に追加

つまり量子化ビット数＝ｎによる並列型Ａ／Ｄ変換を実現できる。 - 特許庁

Then, when the frame synchronization of the first bit data is detected, the first bit data are transmitted to a serial/parallel conversion part 21, and when the frame synchronization of the first bit data is not detected and the frame synchronization of the second bit data is detected, the second bit data are transmitted to the serial/ parallel conversion part 21.例文帳に追加

そして、第１のビットデータのフレーム同期を検出したときは、第１のビットデータをシリアル／パラレル変換部２１に伝達し、第１のビットデータのフレーム同期を検出せず、かつ、第２のビットデータのフレーム同期を検出したときは第２のビットデータをシリアル／パラレル変換部２１に伝達する。 - 特許庁

A high-speed interface circuit 10 converts received serial data 100 into parallel data 102 and generates a parity bit 104 of the parallel data 102.例文帳に追加

高速インタフェース回路10では、受信シリアルデータ100 をパラレルデータ102 に変換し、そのパラレルデータ102 のパリティビット104 を生成する。 - 特許庁

Eight-bit R(red), G(green), B(blue) and Y(yellow) digital image signals are converted to 1-bit serial signals by the parallel-serial converters 46A-46D and the parallel-serial converter 48.例文帳に追加

８ビットで構成されるＲ、Ｇ、Ｂ、Ｙのデジタル画像信号を、パラレル／シリアル変換器４６Ａ〜４６Ｄ、パラレル／シリアル変換器４８により、１ビットのシリアル信号に変換する。 - 特許庁

The orthogonal memory comprises dual port memory cells (MCS), and changes the data (DTV) transferred in a bit-parallel and word-serial mode to the word-parallel and bit-serial data (DTH).例文帳に追加

この直交メモリは、２ポートメモリセル（ＭＣＳ）を含で構成され、ビットパラレルかつワードシリアルに転送されたデータ（ＤＴＶ）をワードパラレルかつビットシリアなデータ（ＤＴＨ）に変化する。 - 特許庁

The parallel time code data converted by the serial- parallel conversion circuit and succeeding the leading time data bit detected by the leading time data bit detection circuit is held by a data latch.例文帳に追加

データラッチでは、先端時刻データビット検出回路で検出した先端時刻データビット以降で、シリアル・パラレル変換回路で変換されたパラレルの時刻コードデータを保持する。 - 特許庁

The parallel-serial converter circuit 100 converts (m×n)-bit (m and n are natural numbers) parallel data of a clock frequency f to 1-bit serial data of a clock frequency f×m×n.例文帳に追加

パラレルシリアル変換回路１００は、クロック周波数ｆ、ｍ×ｎ（ｍ、ｎは自然数）ビットのパラレルデータを、クロック周波数ｆ×ｍ×ｎ、１ビットのシリアルデータに変換する。 - 特許庁

M is a parallel width and H(k) is a bit length of the fraction data block B(x).例文帳に追加

Ｍは並列幅であり、Ｈ（ｋ）は端数データブロックＢ（ｘ）のビット長である。 - 特許庁

To decrease a bit width of synchronous parallel patterns outputted from a synchronous position detector.例文帳に追加

同期位置検出装置の出力する同期パラレルパタンのビット幅を縮小する。 - 特許庁