「chip-testing」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

JITTER AMPLIFYING CIRCUIT, SIGNAL GENERATING CIRCUIT, SEMICONDUCTOR CHIP, AND TESTING DEVICE例文帳に追加

ジッタ増幅回路、信号発生回路、半導体チップ、及び試験装置 - 特許庁

SEMICONDUCTOR WAFER TESTING DEVICE AND WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

半導体ウェハの検査装置及びウェハレベルチップサイズパッケージの製造装置 - 特許庁

SEMICONDUCTOR DEVICE HAVING STRUCTURE FOR CHECKING AND TESTING CRACK IN SEMICONDUCTOR CHIP例文帳に追加

半導体チップのクラックのチェックテスト構造を有する半導体装置 - 特許庁

An LSI chip is provided with an internal circuit FLM of a testing object DUT, and a testing circuit BIST.例文帳に追加

ＬＳＩチップは、テスト対象ＤＵＴである内部回路ＦＬＭと、テスト回路ＢＩＳＴとを具備する。 - 特許庁

Furthermore, a chip manufacturing apparatus 106 for manufacturing the chip 102 for testing is provided, based on chip manufacture data sent from the chip manufacture data storage section.例文帳に追加

チップ製造データ格納部から送られたチップ製造データに基づいて、試験用チップ１０２を製造する試験用チップ製造装置１０６を具えている。 - 特許庁

CHIP HOLDING MEANS FOR SEMICONDUCTOR DEVICE TESTING UNIT AND TEST METHOD例文帳に追加

半導体デバイスの試験装置用のチップ保持手段及び試験方法 - 特許庁

SIGNAL GENERATOR, METHOD OF GENERATING SIGNAL, TESTING DEVICE, AND SEMICONDUCTOR CHIP例文帳に追加

信号発生器、信号発生方法、試験装置および半導体チップ - 特許庁

CIRCUIT AND METHOD FOR TESTING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR CHIP例文帳に追加

半導体装置の試験用回路および試験方法並びに半導体チップ - 特許庁

TESTING METHOD FOR SEMICONDUCTOR CHIP AND MANUFACTURING METHOD FOR MULTILAYER PRINTED CIRCUIT BOARD例文帳に追加

半導体チップの試験方法および多層プリント配線板の製造方法 - 特許庁

Impact resistance of a wafer 5 with a chip for an inertia sensor formed is tested in this impact resistance testing device.例文帳に追加

慣性センサー用のチップを形成したウエハ５の耐衝撃を試験する。 - 特許庁

To provide a method for reducing the time required for testing a semiconductor chip.例文帳に追加

半導体チップのテスト所要時間を短縮する方法を提供すること。 - 特許庁

DEVICE AND METHOD FOR TESTING BOND STRENGTH OF IC CHIP例文帳に追加

ＩＣチップの接合強度試験装置及びＩＣチップの接合強度試験方法 - 特許庁

TESTING DEVICE, DRIVER COMPARATOR CHIP, RESPONSE MEASURING DEVICE, AND CALIBRATION METHOD AND DEVICE例文帳に追加

試験装置、ドライバコンパレータチップ、応答測定装置、校正方法および校正装置 - 特許庁

METHOD AND CONSTITUTION FOR TESTING EMBEDDED ANALOG AND MIXED SIGNAL CORE OF SYSTEM ON CHIP例文帳に追加

システムオンチップの埋込アナログ・混成信号コアの試験方法及び試験構成 - 特許庁

The chip test unit 2 has at least one chip test module 20 disposed adjacently to the rotation unit 1, and testing the mounted chip C.例文帳に追加

チップテストユニット２は、回転ユニット１に隣接するように配置され、実装チップＣをテストする少なくとも１つのチップテストモジュール２０を有する。 - 特許庁

A microbiological testing chip 10 comprises a main body 15 and a bacteria detection part 17.例文帳に追加

微生物検査チップ１０は、本体１５と菌体検出部１７とを有する。 - 特許庁

DELAY CIRCUIT, TESTING DEVICE, PROGRAM, SEMICONDUCTOR CHIP, INITIALIZATION METHOD, AND INITIALIZATION CIRCUIT例文帳に追加

遅延回路、試験装置、プログラム、半導体チップ、イニシャライズ方法、および、イニシャライズ回路 - 特許庁

METHOD OF TESTING SEMICONDUCTOR CHIP AND SEMICONDUCTOR WAFER, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加

半導体チップ、半導体ウエハのテスト方法および半導体装置の製造方法 - 特許庁

To shorten a time required for testing a semiconductor apparatus comprised of a multi-chip package, a plurality of core chips, an interface chip and the like.例文帳に追加

マルチチップパッケージや、複数のコアチップとインターフェースチップからなる半導体装置のテストに要する時間を短縮する。 - 特許庁

The chip testing device consists of a plurality of testing units including a selector, a flip-flop unit, the first buffer, a display and the second buffer.例文帳に追加

セレクター、フリップフロップユニット、第一緩衝器、表示装置及び第二緩衝器を含む複数のテストユニットから構成される。 - 特許庁

To provide a microbiological testing chip, testing instrument and testing method to prevent the generation of stray light caused by the reflection of excitation light, thereby preventing the decrease in the received light quantity of fluorescent light.例文帳に追加

励起光の反射による迷光の発生を回避し、蛍光量の受光量の減少を回避する微生物検査チップ、検査装置、および検査方法。 - 特許庁

This results that the testing cost of the semiconductor integrated circuit can be reduced and the chip cost can be reduced.例文帳に追加

この結果、半導体集積回路の試験コストを削減でき、チップコストを削減できる。 - 特許庁

SEMICONDUCTOR CHIP, PACKAGE FOR SEMICONDUCTOR DEVICE, PROBE CARD AND PACKAGE TESTING METHOD例文帳に追加

半導体チップおよび半導体装置用パッケ—ジ、並びに、プロ—ブカ—ドおよびパッケ—ジのテスト方法 - 特許庁

To provide a flip-chip semiconductor package for testing bumps, and to provide a mothod of manufacturing the same.例文帳に追加

バンプテストのためのフリップチップ半導体パッケージ及びその製造方法を提供する。 - 特許庁

To reduce chip occupied area by contracting a circuit scale and to reduce testing time.例文帳に追加

回路規模を縮小してチップ占有面積を削減し、さらに試験時間を短縮する。 - 特許庁

METHOD FOR TESTING A PLURALITY OF MIXED LOADED MEMORY SITE LOCATED ON COMPUTER CHIP AND INTEGRATED CIRCUIT例文帳に追加

コンピュータチップ上にある複数のメモリ混載サイトを試験する方法及び集積回路 - 特許庁

To provide a semiconductor device, a testing method thereof and a semiconductor chip which is capable of independently inspecting the semiconductor chip.例文帳に追加

半導体チップを単独で検査することができる半導体装置およびその検査方法および半導体チップを提供する。 - 特許庁

When electrically testing a chip, first testing is made in DC by using a regular power supply, then the capacitive coupling rate is measured.例文帳に追加

チップに対して電気的な検査を行う際、通常の電源を用いたＤＣテストを行い、次に容量結合比の測定を行う。 - 特許庁

To prevent conduction failure between a testing device (probe needle) for a vertical testing device and a semiconductor chip (electrode pad), or dispersion of a contact resistance.例文帳に追加

垂直式試験装置の試験装置（プローブ針）と半導体チップ（電極パッド）との導通不良や、接触抵抗のバラツキを防止する。 - 特許庁

To provide a testing terminal for chip type electronic part capable of precisely measuring characteristic without exposing an internal electrode layer constituting the outer electrode of a chip type electronic part, and a testing method and testing device using it.例文帳に追加

チップ型電子部品の外部電極を構成する内部の電極層を露出させることなく、正確に特性を測定することができるチップ型電子部品の検査端子と、それを用いた検査方法および検査装置を得る。 - 特許庁

The semiconductor wafer 200 comprises a plurality of semiconductor chip regions 220 including the ferroelectric memory device 100, a chip region 210 for testing, and circuits 230, 240 for connecting the plurality of semiconductor chip regions 220 to the chip region 210 for testing.例文帳に追加

本発明の半導体ウエハ２００は、強誘電体メモリ装置１００を含む複数の半導体チップ領域２２０と、試験用チップ領域２１０と、複数の半導体チップ領域２２０と試験用チップ領域２１０とを接続する配線２３０，２４０と、を含む。 - 特許庁

To easily perform testing and suppress an increase in cost and an increase in a chip area.例文帳に追加

容易にテストを実行することができ、コストの増大及びチップ面積の増加を抑制すること。 - 特許庁

SEMICONDUCTOR INTERPOSER AND MANUFACTURING METHOD THEREOF (SILICON INTERPOSER TESTING FOR THREE DIMENSIONAL CHIP STACK)例文帳に追加

半導体インターポーザ及びその製造方法（３次元チップ・スタックのためのシリコン・インターポーザのテスト） - 特許庁

METHOD AND STRUCTURE FOR TESTING SEMICONDUCTOR WAFER PRIOR TO EXECUTION OF FLIP CHIP BUMPING PROCESS例文帳に追加

フリップ・チップ・バンピング・プロセスの実行に先立って半導体ウェハを試験するための方法および構造 - 特許庁

To provide a semiconductor device having a laminated layer CSP, which is capable of testing for every semiconductor chip at a low cost and has no restriction in a chip size.例文帳に追加

低コストで半導体チップ毎にテスト可能でチップサイズの制約のない積層ＣＳＰを有する半導体装置を提供する。 - 特許庁

To provide a microbiological testing chip which can reduce effect of reflection of excitation light even when an optical axis of the excitation light and a central axis of a condenser lens for fluorescence or an objective lens are coaxial, and provide a microbiological testing apparatus using the microbiological testing chip.例文帳に追加

励起光の光軸と蛍光用集光レンズ又は対物レンズの中心軸を同軸としても、励起光の反射による影響を低減することが可能な微生物検査チップと、それを用いた微生物検査装置を提供する。 - 特許庁

Arranging a conductive pad 10p for testing to determine the right or wrong of the conductive state of a microcomputer chip 2 and a memory chip 4 at the outside of a conductive pad 9p for external input/output shortens a path of a wiring for connecting the microcomputer chip 2 and the memory chip 4 to the conductive pad 10p for testing.例文帳に追加

マイコンチップ２とメモリチップ４の導通状態の良否を判定するためのテスト用導電パッド１０ｐを外部入出力用導電パッド９ｐの外側に配置し、マイコンチップ２およびメモリチップ４をテスト用導電パッド１０ｐに接続する配線の経路を短縮する。 - 特許庁

To provide a test method for testing a general-purpose memory incorporated in a multi-chip module without preparing a special circuit for the testing.例文帳に追加

本発明は、試験用の特別な回路を設けることなくマルチチップモジュール内蔵の汎用メモリを試験する試験方法を提供することを目的とする。 - 特許庁

To provide a testing circuit and a testing method of a semiconductor integrated circuit for suppressing an increase in chip area and easily analyzing fail in a semiconductor memory.例文帳に追加

チップ面積増加を抑制し、且つ半導体記憶装置の不良解析が容易な半導体集積回路の試験回路及び試験方法を提供する。 - 特許庁

The host computer 16 uses the mapping information to relate testing data of each of chip with the position of the chip on the wafer.例文帳に追加

ホストコンピュータ１６は上記のマッピング情報を用い各チップの試験データとウエハ上の位置を関連付けることにより、上記課題を解決する。 - 特許庁

To provide the semiconductor chip and the testing method of the chip, with which damage to a guard ring and the damaged location can be specified.例文帳に追加

ガードリングが損傷していること、および、その損傷箇所を特定することができる半導体チップおよびそのテスト方法を提供する。 - 特許庁

The testing chip 10 comprises a chip body 12, a conductor 16 provided on the chip body 12, and the three connection electrodes 21, 22 and 23 connected to the conductor.例文帳に追加

試験用チップ１０は、チップ本体１２と、チップ本体１２上に設けられた導電体１６と、導電体に接続された三つの接続電極２１，２２，２３と、を備えている。 - 特許庁

To provide a method of testing a semiconductor chip with a small chip area and a semiconductor wafer used for manufacturing the semiconductor chip which can prevent a short circuit between probes.例文帳に追加

プローブ針同士の短絡を抑制でき、かつ小さいチップ面積を有する半導体チップと、この半導体チップの製造に用いられる半導体ウエハのテスト方法とを提供する。 - 特許庁

CONTROL CIRCUIT FOR DEVICE FOR OPENING AND CLOSING CONTACT, AND SYSTEM AND METHOD FOR TESTING SEMICONDUCTOR CHIP USING THE SAME例文帳に追加

接点開閉装置の制御回路及びこれを用いた半導体チップテストシステム並びにテスト方法 - 特許庁

A control device performs an IC arrangement step in which an IC chip is arranged in the testing socket (Step S11).例文帳に追加

制御装置はＩＣチップを検査用ソケットに配置させるＩＣ配置工程を行う（ステップＳ１１）。 - 特許庁