「chip-testing」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a chip test machine for testing all 6 surfaces by using a still belt and linearly moving the chip and automatically selecting chips.例文帳に追加

スチルベルトを用いてチップを直線に移動させて六面とも検査することができ、チップを自動選別することができるチップ検査機を提供する。 - 特許庁

To provide a testing device with a simple configuration that is capable of preventing damage of a back surface of a semiconductor chip, for example, when it is applied to examining characteristics of a laser diode chip.例文帳に追加

試験装置に関し、例えばレーザーダイオードチップの特性を試験する場合に適用して、簡易な構成で半導体チップの裏面の傷付きを防止する。 - 特許庁

The second substrate 2 has on a second surface 22 a second semiconductor chip 30 and a second test point 25 for testing the second semiconductor chip 30.例文帳に追加

また、第２基板の第２表面２２には、第２半導体チップ３０と、この第２半導体チップ３０をテストするための第２テストポイント２５とが形成されている。 - 特許庁

In this IC testing system, the chip arrayals to be tested at one time in a wafer prober 200 are made to correspond to the positions on rectangular coordinates for transmitting respective coordinates as character string data to an IC testing device 300, where the location data comprising the character string data are converted into the chip map data to generate the chip map using these chip map data.例文帳に追加

ウェハプローバにおいて一度に試験するチップの配列を直交座標上の位置に対応させ、各座標を文字列データとしてＩＣ試験装置に伝送させ、ＩＣ試験装置ではチップマップ変換手段により文字列データから成るロケーション・データをチップマップデータに変換し、このチップマップデータを使ってチップマップを作成する。 - 特許庁

To provide a semiconductor device and a testing method thereof wherein complexity in configuration for testing can be reduced, in a circuit to be tested corresponding to a signal terminal in which inter-chip wiring is formed, and a test equivalent to the case of testing a single semiconductor chip can be performed.例文帳に追加

チップ間配線がなされた信号端子に対応するテスト対象回路について、テストを行うための構成が複雑化することを抑制しつつ、半導体チップ単体の場合と同等のテストを行うことができる半導体装置およびそのテスト方法を提供する。 - 特許庁

To provide a chip-type capacitor that causes little disconnection failure of inner wiring to occur when doing substrate bend testing.例文帳に追加

基板曲げ試験時における内部配線の断線不良を生じさせにくくしたチップ型コンデンサを提供する。 - 特許庁

To provide a method for testing an embedded analog core in an integrated circuit chip having a microprocessor core and a memory core.例文帳に追加

マイクロプロセッサコアとメモリコアを有する集積回路チップ内の埋込みアナログコアをテストする方法を提供する。 - 特許庁

To provide a system and a method of substrate inspection for testing mounting condition of an IC chip onto a substrate in a short time, based on objective criterion.例文帳に追加

基板へのＩＣチップの実装状態の検査を、客観的基準に基づいて短時間で実施する。 - 特許庁

To provide a device for testing temperature change which can suitably perform a test for temperature change in a semiconductor chip.例文帳に追加

好適に半導体チップの温度変化試験を行うことができる温度変化試験装置を提供する。 - 特許庁

To provide a semiconductor package connection testing device capable of testing connection between a terminal of a semiconductor package and a pad of a chip without connecting an output signal measuring device to all the terminals of the semiconductor package.例文帳に追加

半導体パッケージの全ての端子に出力信号測定器を接続しなくても、半導体パッケージの端子とチップのパッドとの接続テストを可能とする。 - 特許庁

To reduce the number of terminals on a testing device which are to be assigned for chip selection terminals in testing all semiconductor chips on a laminated type semiconductor device.例文帳に追加

積層型半導体装置における全ての半導体チップのテストを行うにあたり、テスト装置側でチップ選択端子に対して割り当てるべき端子数を削減する。 - 特許庁

To provide a testing tip for evaluating a connection resistance value between a connection electrode and an outside conductor for the testing chip at each connection part.例文帳に追加

試験用チップの接続電極と外部導電体との間における接続抵抗値を個々の接続箇所毎に評価することができる試験用チップを提供する。 - 特許庁

The chip structure for a multiply integrated circuit is provided with chip-to-chip interface circuits for selective connection of internal circuits in an integrated circuit for testing an interface circuit having the ESD protection circuit and the input/output circuit for establishing communication with an external testing system during a test and a burn-in process.例文帳に追加

多重集積回路チップ構造は、テストおよびバーン・イン手順中に外部テスト・システムと通信するためのＥＳＤ保護回路および入出力回路を有するインターフェース回路をテストするため集積回路の内部回路を選択的に接続するチップ間インターフェース回路を有する。 - 特許庁

In this MCM M1, a test is performed by successively repeating a procedure of supplying the power source to only a testing object bare chip among plural bare chips and of not supplying the power source to the other bare chips by changing the testing object bare chip.例文帳に追加

このＭＣＭにおいて、複数のベアチップのうち、被試験ベアチップのみに対しては電源供給を行い、その他のベアチップに対しては電源供給を行わない手順を、被試験ベアチップをかえて順次繰返し、試験を行う。 - 特許庁

The test circuit chip 21 for testing the electric characteristics of at least part of an LSI chip on a wafer to be inspected is mounted to the surface of a card main body 11.例文帳に追加

カード本体１１表面には、検査対象ウエハ上のＬＳＩチップの少なくとも一部の電気的特性をテストするためのテスト回路チップ２１が実装される。 - 特許庁

To provide a highly productive semiconductor chip testing apparatus capable of accurately and automatically accomplishing contact alignment of a semiconductor chip and a probe.例文帳に追加

半導体チップとプローブのコンタクト位置合わせを、高精度かつ自動で行うことができる生産性の高い半導体チップテスト装置を提供することを目的としている。 - 特許庁

The first substrate 1 has on a second surface 12 a first semiconductor chip 20 and a first test point 15 for testing the first semiconductor chip 20.例文帳に追加

第１基板１の第２表面１２には、第１半導体チップ２０と、この第１半導体チップ２０をテストするための第１テストポイント１５とが形成されている。 - 特許庁

In this testing device for the semiconductor chip 2, the semiconductor chip 2 conveyed by a handler is connected to an IC socket 6 to test electric performance.例文帳に追加

本発明にかかる半導体チップ２の試験装置は、ハンドラにより搬送した半導体チップ２をＩＣソケット６に接続して電気的性能の試験を行なうものである。 - 特許庁

To realize a logic test circuit testing a logic circuit in a chip and having less over-head by constituting a test circuit in a chip without introducing a new device process named FPGA.例文帳に追加

ＦＰＧＡという新規デバイスプロセスの導入することなく、チップ内にテスト回路を構成して、チップ内のロジック回路をテストするオーバヘッドの少ないロジックテストを実現する。 - 特許庁

A test section 26 is provided and has a probe testing device, which tests a chip on a wafer ring.例文帳に追加

試験区２６を有し、試験区２６はプローブ試験装置を有し、プローブ試験装置はウェハーリング上のチップに試験を行なう。 - 特許庁

The arrangement reduces the amount of test-only hardware on a chip and reduces the need to write complex testing software.例文帳に追加

この配置は、チップ上のテスト・オンリーのハードウェアの量を低減し、複雑なテスト用ソフトウェアを書く必要性を低減する。 - 特許庁

To provide a technology for testing connectability of bidirectional pads in a component or a chip of an integrated circuit.例文帳に追加

集積回路のコンポーネントまたはチップにおける双方向性パッドの接続性をテストするための技術を提供すること。 - 特許庁

In test of the device, first of all, only a single tested pair chip 6 is mounted for testing whether it is good or defective.例文帳に追加

装置の試験を行う場合、先ず、被試験ベアチップ６を一つだけ実装して、良品か否かの試験を行う。 - 特許庁

To determine quality of interchip connection in semiconductor chips in a multi-chip module, by a simple test circuit and a simple testing method.例文帳に追加

マルチチップモジュールにおける半導体チップ間の接続の良否判定を簡易なテスト回路とテスト方法により行う。 - 特許庁

To provide a method and structure for testing a semiconductor wafer prior to the execution of flip chip bumping process.例文帳に追加

フリップ・チップ・バンピング・プロセスの実行に先立って半導体ウェハを試験するための方法および構造を提供すること。 - 特許庁

The chip test machine for testing all 6 surfaces comprises a still belt including a first test part for simultaneously testing 3 surfaces of the chip, a reversal device for reversing the chips discharged out of the first test part, and a second test part for simultaneously testing another 3 surfaces of the chips reversed by the reversal device.例文帳に追加

チップの六面を検査するチップ検査機において、チップの３面を同時に検査する第１検査部；第１検査部から排出されたチップを反転させる反転装置；反転装置から反転されたチップの他の３面を同時に検査する第２検査部を含むスチルベルトが備えられたチップ検査機とする。 - 特許庁

A tester 2 receives testing conditions, and tests the semiconductor chip on a wafer via a probe 6, according to the accept/reject test program.例文帳に追加

テスタ２は、テスト条件を受信して、合否判定テストプログラムに従い、プローバ６を介してウエハ上の半導体チップをテストする。 - 特許庁

A vibrator characteristic testing apparatus adopting the method of this invention comprises: a network analyzer 6, an upper electrode 2; a lower electrode 3; a vibrator chip 4; a bush 5; and a personal computer 1.例文帳に追加

ネットワークアナライザ６，上電極２，下電極３，振動子片４，ブッシュ５およびパーソナルコンピュータ１からなっている。 - 特許庁

The testing location can also be moved to the predetermined chip, even if the location of the orientation flat 4a is deviated by making reference to these data.例文帳に追加

これらのデータを参照することにより、オリフラ４ａの位置ずれても所定のチップに検査位置を移動できるようにする。 - 特許庁

To provide a testing method for a semiconductor device whose measurement accuracy will not be lowered, even when the temperature fluctuates, while an IC chip is being measured.例文帳に追加

ＩＣチップを測定中に温度が変動しても測定精度が低下しない半導体装置の試験方法を提供する。 - 特許庁

In this state of the sheet, a test instrument is connected to a terminal 25 for testing to perform various kinds of tests to each semiconductor chip 50.例文帳に追加

このシートのままの状態で、テスト用端子２５にテスト装置を接続して各半導体チップ５０の各種テストを行う。 - 特許庁

After probing testing of the semiconductor chip 2, according to an identification rule determined beforehand, an identification mark is provided in a pad opening portion 7, a dummy wiring portion 3 and a fuse portion 4 in the semiconductor chip 2.例文帳に追加

半導体チップ２のプロービング試験後に、予め決めておいた識別ルールに従って、半導体チップ２内のパッド開口部７、ダミー配線部３、ヒューズ部４に識別マークを設ける。 - 特許庁

During the wafer testing, the probe provided with the probe styli as many as the number corresponding to one chip group is used and all probe styli are placed in contact with all chips of one chip group while the wafer 24 is rotated.例文帳に追加

そして、ウエハテスト時、１つのチップ群に応じた数だけのプローブ針を備えたプローブを使用し、ウエハ２４を回転させながら全プローブ針を１つのチップ群の全チップに接触させる。 - 特許庁

To provide a semiconductor device where increase of the number of terminals for testing a memory unit can be suppressed in the semiconductor device composed by integrating a plurality of chips containing at least a memory chip and a logic chip for controlling the memory chip into one package.例文帳に追加

メモリチップと該メモリチップを制御するロジックチップを少なくとも含む複数のチップを１パッケージ化した半導体装置において、メモリ単体検査のための端子数増加を抑制できる半導体装置を提供する。 - 特許庁

To provide a testing device for a semiconductor chip, capable of testing correctly an object to be tested, by simple regulation, even when a kind or state of the object to be tested varies, or even when one part of a contact unit develops trouble.例文帳に追加

被試験物の状態や種類が変化し、または、コンタクトユニットの一部が故障しても、簡単な調整で、被試験物を正しく試験することができる半導体チップの試験装置を提供する。 - 特許庁

To provide an inexpensive chip carrier of high testing efficiency reduced in the number of part items, having a relatively simple mechanism, allowing assembling to be easily automated, and easy to be used commonly with a testing facility for a semiconductor device.例文帳に追加

部品点数が少なく、比較的簡単な機構で、低廉で、組立の自動化が容易で、半導体デバイス用のテスト設備との共有化が容易なテスト効率の高いチップキャリアを提供する。 - 特許庁

This makes it possible to determine in which chip defective wire connection exists from the size of an electric current passed through a connection circuit in testing.例文帳に追加

これにより、テスト時に接続回路に流した電流の大きさから、いずれのチップにワイヤ接続の不良があるのかを判別できる。 - 特許庁

To provide a microcomputer capable of carrying out various self-tests including a function of a security circuit without providing a pad for testing on a chip.例文帳に追加

チップ上に試験用のパッドを設けずに、セキュリティ回路の機能を含む各種の自己試験ができるマイクロコンピュータを提供する。 - 特許庁

A chip 1 is provided with a power source terminal TDD used for both power supply in normal use and power supply in IDDq testing.例文帳に追加

チップ１は、通常使用時の電力供給とＩ_DDq テスト時の電力供給とに共用される電源端子Ｔ_DDを備えている。 - 特許庁

Therefore, the test program for testing a simple body of the first memory chip can be utilized as a test program for the semiconductor device after assembly.例文帳に追加

このため、第１メモリチップ単体を試験する試験プログラムを、半導体装置の組み立て後の試験プログラムとして流用できる。 - 特許庁

To provide a method and a device, capable of testing a multiple memory array regarding multiplex processor cores (105-108) on a single computer chip (100).例文帳に追加

本発明の方法及び装置は、単一コンピュータチップ（100）上の多重プロセッサコア（105〜108）と関連する多重メモリメモリアレーの試験を可能にする。 - 特許庁

An interface assembly (20) for testing a semiconductor wafer prior to the execution of a flip chip bumping process and its method are provided.例文帳に追加

フリップ・チップ・バンピング・プロセスの実行に先立って半導体ウェハを試験するためのインタフェース・アセンブリ（２０）および方法が提供される。 - 特許庁

The function tests of the testing-objective chip are repeated till generation of NG (Fail), using the delay characteristic held in the memory.例文帳に追加

そして、メモリに保持した遅延特性を用いて、試験対象チップのファンクション試験をＮＧ（Ｆａｉｌ）が発生するまで繰り返し行なう。 - 特許庁

To provide a method and a device which enables testing of each semiconductor LSI chip, as it is, in a state of a lamination, e.g. system verification as to presence or absence of an internal fault of the chip, a connection fault between chips, etc., with respect to a laminated LSI chip formed by laminating a plurality of semiconductor LSI chips.例文帳に追加

半導体LSIチップを複数積層した積層LSIチップに対して、積層状態のまま各チップのテスト、例えばチップ内部不良やチップ間接続不良の有無などのシステム検査を行うことのできる方法および装置を提供する。 - 特許庁

According to the above means, as the heat generation distribution in a state that the semiconductor chip is mounted on the substrate can be easily known, a semiconductor device testing device can correspond efficiently to the countermeasures against generated heat of the chip.例文帳に追加

上述した手段によれば、半導体チップの実装状態での発熱分布を容易に知ることができるので、半導体チップの熱対策を効率的に対応することができる。 - 特許庁