「cka」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In this data processor, a video input processing section operates by a clock ckv synchronous with an input video data and an audio input processing section operates by a clock cka synchronous with an input audio data.例文帳に追加

入力ビデオデータと同期したクロックｃｋｖによってビデオ入力処理部が動作し、入力オーディオデータと同期したクロックｃｋａによってオーディオ入力処理部が動作する。 - 特許庁

The drive processing part 11 drives the asynchronous FIFO 14 and the picture signal processing part 15 based on the generated reference signal CKa to read out the picture signal from the asynchronous FIFO 14 and input the read picture signal in the picture signal processing part 15.例文帳に追加

駆動処理部１１は、生成した基準信号ＣＫaに基づき非同期ＦＩＦＯ１４と画像信号処理部１５の駆動処理を行い、非同期ＦＩＦＯ１４から画像信号を読み出して画像信号処理部１５に取り込ませる。 - 特許庁

Three kinds of control clocks CKA, CKB and CKC having different phases are individually supplied to the signal holding blocks RSA (k) according to the stage numbers.例文帳に追加

また、各信号保持ブロックＲＳＡ（ｋ）には、当該段番号に応じて、各々異なる位相を有する３種類の制御クロックＣＫＡ、ＣＫＢ、ＣＫＣが個別に供給される。 - 特許庁

In a mode A, first and second clocks CKa and CKb are set to ground voltage (GND), a first switching element SW1 is turned on and second and third switching elements SW2 and SW3 are turned off.例文帳に追加

モードＡにおいて、第１及び第２のクロックＣＫａ，ＣＫｂを接地電圧（ＧＮＤ）に設定すると共に、第１のスイッチング素子ＳＷ１をオンし、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３をオフする。 - 特許庁

A shift register 100R generates a plurality of delay clocks CC1, CC2, ..., by sequentially shifting a function clock CKa having the same frequency as the sampling frequency in synchronization with a multiplication clock CKx, having a frequency higher than the sampling frequency.例文帳に追加

シフトレジスタ１００Ｒは、サンプリング周波数よりも高い周波数を有する逓倍クロックＣＫｘに同期してサンプリング周波数と同一の周波数を有する動作クロックＣＫａを順次シフトさせることにより、複数の遅延クロックＣＣ１，ＣＣ２，・・・を生成する。 - 特許庁

Timing clocks CKa and CKb to be outputted from timing generators 113 and 121 at camera main body 110 side and a camera ahead 120 side are phase-compared, and a clock generator 111 is controlled according to the phase compared output.例文帳に追加

カメラ本体１１０側及びカメラヘッド１２０側の各タイミング発生器１１３，１２１から出力されるタイミングクロックＣＫａ，ＣＫｂを位相比較し、その位相比較出力によりクロック発生器１１１の制御を行う。 - 特許庁

In a mode B, the second clock CKb is kept at the GND, the first clock CKa is changed to a high level (VDD), the second switching element SW2 is turned on, and the first and third switching elements SW1 and SW3 are turned off.例文帳に追加

モードＢにおいて、第２のクロックＣＫｂをＧＮＤに維持し、第１のクロックＣＫａを高レベル（ＶＤＤ）に変化させると共に、第２のスイッチング素子ＳＷ２をオンし、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３をオフする。 - 特許庁

This semiconductor integrated circuit including a plurality of digital circuits 11, 12 operating in synchronization with a clock signal CK is structured such that each digital circuit receives either of first and second clock signals CKa, CKb having the same frequency and phases different from each other; and the phase difference of the first and second clock signals is about [2m-1]/2n, wherein m, n are natural numbers.例文帳に追加

クロック信号ＣＫに同期して動作する複数のデジタル回路１１，１２を含む半導体集積回路であって、前記各デジタル回路は、周波数が同じで位相が異なる第１および第２クロック信号ＣＫa，ＣＫbの一方を受け取り、前記第１および第２クロック信号の位相差は、ｍ，ｎを自然数として、ほぼ［２ｍ−１］／２ｎであるように構成する。 - 特許庁