「clock on」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The pixel clock generation circuit comprises a means 10 for generating a high frequency clock, a means 20 for generating clock modulation data based on pixel clock phase data for designating the transition timing of pixel clock, and a means 30 for generating a pixel clock subjected to frequency and phase modulation based on the high frequency clock and the high frequency clock modulation data.例文帳に追加

本が素クロツク生成回路は、高周波クロックを生成する高周波クロック生成手段１０と、画素クロックの遷移タイミングを指示する画素クロック位相データに基づきクロック変調データを生成するクロック変調データ生成手段２０と、前記高周波クロックと前記高周波クロック変調データとに基づき周波数及び位相の変調された変調画素クロックを生成する変調クロック生成手段３０とで構成される。 - 特許庁

The clock generator 4 supplies the clock signal to the switch in-slave section 21 corresponding to the accessed slave 3 on the basis of the clock request signal.例文帳に追加

クロックジェネレータ４は、クロック要求信号に基づいてアクセス先のスレーブ３に対応するスイッチ内スレーブ部２１へクロック信号を供給する。 - 特許庁

The information processing apparatus for setting the external bus clock to be supplied to the external bus on the basis of a system clock detects a clock of the external system connected to the external bus.例文帳に追加

システムクロックに基づいて、外部バスに供給するための外部バスクロックを設定する情報処理装置において、外部バスに接続された外部システムのクロックを検出する。 - 特許庁

A pixel clock (PCLK) control circuit 124 makes the pixel clock (PCLK) transit based on these control signals a, b and a high frequency clock (VCLK).例文帳に追加

画素クロック（ＰＣＬＫ）制御回路１２４は、この制御信号ａ，ｂと高周波クロック（ＶＣＬＫ）とに基づいて画素クロック（ＰＣＬＫ）の状態を遷移させる。 - 特許庁

To improve a fine clock skew to be generated in a clock distributing circuit constituted by using a clock tree synthesis method on a semiconductor integrated circuit.例文帳に追加

半導体集積回路上でクロックツリーシンセシス方法を使用して構成するクロック分配回路で発生する微小なクロックスキューを改善する。 - 特許庁

A shift register 33 phases the data sent from the transmit side with the clock, based on a high frequency clock from a high frequency clock generator 35, and feeds the data to the flip flop 36.例文帳に追加

送信側から送信されたデータは、シフトレジスタ３３において、高周波クロック発生部３５からの高周波クロックに基づいて上記クロックと位相合わせされ、上記フリップフロップ３６に供給される。 - 特許庁

The respective clock control switches control ON/OFF of the supply of the high-speed clock supplied from the main clock oscillator to the respective sub CPUs.例文帳に追加

それぞれの複数のクロック制御スイッチは、メインクロック発振器から供給される高速クロックのそれぞれの複数のサブＣＰＵへの供給のオン、オフを制御する。 - 特許庁

A clock signal different in oscillation timing from a specified clock signal is generated by a sampling addition circuit 10, based on the specified clock signal output from an oscillation circuit 5 for sampling.例文帳に追加

発振回路５からサンプリング用に出力される規定のクロック信号を基にして、当該規定のクロック信号とは発振タイミングの異なるクロック信号をサンプリング加算回路１０により生成する。 - 特許庁

The accumulated value is transferred to a core clock domain on every clock edge of a scalable clock, and the accumulator is then reset.例文帳に追加

累算された値は、スケーラブル・クロックのすべてのクロック・エッジにコア・クロック・ドメインに転送され、アキュムレータは、その後にリセットされる。 - 特許庁

In this CR oscillation clock, the oscillation cycle is automatically adjusted based on the precise outside oscillation pulse so that the clock precision of the CR oscillation clock can be accurately held.例文帳に追加

このＣＲ発振クロックでは、精密な外部発振パルスに基づいて発振周期が自動調整されるので、ＣＲ発振クロックの計時精度は精密に保たれる。 - 特許庁

Instead, a two-phase clock is used, and a bus driver drives data on the bus in the first phase of the clock, and the bus driver is turned off at the beginning of the second phase of the clock.例文帳に追加

その代わりに、２フェーズクロックが使用され、バスドライバは、クロックの第１のフェースの間、バス上でデータをドライブし、バスクロックの第２のフェーズの始まりにおいてターンオフされる。 - 特許庁

Dot clock frequency stored in a ROM 34 is selected on the basis of the signal and a dot clock(DC) is generated at a dot clock generator 35.例文帳に追加

この信号に基づいてＲＯＭ３４に記憶されたドットクロック周波数が選択され、ドットクロックジェネレータ３５でドットクロック（ＤＣ）が生成される。 - 特許庁

A clock line 3 for supplying the clock signal to the logic circuit 2 is formed so as to constitute annular clock main lines 3a, etc., on the substrate 6.例文帳に追加

上記クロック信号をロジック回路２に供給するためのクロックライン３を円環状のクロック幹線３ａ…を有するように基板６上において形成する。 - 特許庁

A clock distributing circuit 1 distributes clock signals CLKI_1-4 to the first timing signal generating circuit 2 and the second timing signal geneating circuit 4 without relative delay difference on the basis of the inputted clock signal CLK.例文帳に追加

クロック分配回路１は、入力されたクロック信号ＣＬＫを基に、第１のタイミング信号発生回路２及び第２のタイミング信号発生回路４に相対的な遅延差なくクロック信号ＣＬＫＩ＿１〜４を分配する。 - 特許庁

By measuring the number of clock pulses of low precision that are generated between the system timing signals generated based on the clock pulse of high precision, the accuracy of low precision clock is periodically checked.例文帳に追加

高精度のクロックパルスに基づき発生されるシステムタイミング信号の間で発生される、低精度のクロックパルスの数を測定することにより、低精度のクロックの精度を定期的にチェックする。 - 特許庁

This seismometer 1 receives the GSP signal and generates a clock signal (hereinafter referred to as a GSP clock signal) periodically based on time information included in the clock signal.例文帳に追加

本発明を適用した地震計１は、ＧＰＳ信号を受信し、ＧＰＳ信号に含まれる時刻情報に基づいて、周期的にクロック信号（以下、ＧＰＳクロック信号という。）を発生する。 - 特許庁

To provide a clock synchronization circuit for generating clock output provided with a fixed frequency and data output synchronized with the clock output without depending on the state of data input.例文帳に追加

データ入力の状態に依存せず、一定周波数を持つクロック出力と、クロック出力に同期したデータ出力を生成するクロック同期回路を得ることである。 - 特許庁

The scan enable control signal generation circuit (13) receives a clock on information signal output from clock control circuits (80) (80a) and supplies a scan enable control signal to another clock control circuits (80) (80b).例文帳に追加

スキャンイネーブル制御信号生成回路（１３）は、クロック制御回路（８０）（８０ａ）から出力されるクロックオン情報信号を受けて、他のクロック制御回路（８０）（８０ｂ）にスキャンイネーブル制御信号を供給する。 - 特許庁

A variation in average value of SSCG output clock frequencies exerts a similar influence on the clock for the polygon motor and the clock for the drum motor.例文帳に追加

本構成によれば、ＳＳＣＧ出力クロック周波数の平均値の変動が、ポリゴンモータ用クロック及びドラムモータ用クロックに対して同じように影響する。 - 特許庁

A clock signal CK or CKX is generated based on input digital signals as a recovered clock signal through loop processing of the sampler 20 and the clock generator 30.例文帳に追加

サンプラ部２０およびクロック生成部３０によるループ処理により、入力デジタル信号に基づいて復元されたクロック信号として、クロック信号ＣＫまたはＣＫＸが生成される。 - 特許庁

To perform a dynamic clock, voltage control and circuit clock adjustment of a small execution unit without lowering performance when a clock in a power saving mode shifts from an off state to an on state.例文帳に追加

省電力モードにおけるクロックがオフ状態から、オン状態に移行する時パフォーマンスを低下させることなく動的なクロック及び電圧制御と小さい実行単位での回路のクロック調整を可能にする。 - 特許庁

A strobe signal is generated by adjusting an inverted clock being a clock obtained by inverting the reference clock based on the adjusted delay value.例文帳に追加

調整された前記遅延値に基づいて前記基準クロックを反転したクロックである反転クロックを調整することによりストローブ信号を生成する。 - 特許庁

The multiplex transmission apparatus 10 includes a clock extracting unit 12 that extracts a first clock C1 from the synchronous signal, and a data multiplexing unit 11 that multiplexes the synchronous signal and the asynchronous signal based on the first clock C1.例文帳に追加

その多重伝送装置１０は、同期系信号から第１クロックＣ１を抽出するクロック抽出部１２と、第１クロックＣ１に基づいて同期系信号と非同期系信号を多重化するデータ多重部１１とを備える。 - 特許庁

Meanwhile, a clock oscillator outputs each clock signal, and a sampling pulse generating means generates a sampling pulse of a prescribed frequency, based on a such clock signal.例文帳に追加

一方、クロック発振器は各々クロック信号を出力し、このクロック信号をもとにサンプリングパルス発生手段は、所定周波数のサンプリングパルスを発生する。 - 特許庁

In this clock wiring structure, the propagation delay time of the clock signal in the clock wiring 2 is regulated on the basis of a length of the shield wiring 3 anchored.例文帳に追加

本発明は、シールド配線３の配置される長さに基づいてクロック配線２におけるクロック信号の伝播遅延時間が調整されるクロック配線構造である。 - 特許庁

The clock switching circuit 39 selects a first clock signal CLK 1 or a second clock signal CLK 2 on the basis of operation information and outputs to the measurement circuit 37.例文帳に追加

クロック切換え回路３９は、動作情報に基づいて第１のクロック信号ＣＬＫ１又は第２のクロック信号ＣＬＫ２を選択し測定回路３７に出力する。 - 特許庁

A memory controller 20 generates an internal clock signal for receiving a DQ signal, based on continuous inversion signals and a reference clock signal by receiving the continuous inversion signals from a DRAM 30_2 as pseudo-clock signals.例文帳に追加

メモリコントローラ２０は、ＤＲＡＭ３０_２から擬似的なクロック信号として連続反転信号を受けて、連続反転信号及び基準クロック信号に基づいてＤＱ信号の受信用内部クロック信号を生成する。 - 特許庁

A clock generation section 32 generates the clock signal of a preset optional format frequency based on the clock signal from the vibration extraction processing section 30.例文帳に追加

クロック生成部３２は振動抽出処理部３０からのクロック信号に基づいて、予め設定した任意のフォーマット周波数のクロック信号を生成する。 - 特許庁

An in-circuit emulator debugger started on a personal computer requests an operating clock frequency, and transmits the clock frequency data of a clock frequency designated by a user to an in-circuit emulator 100.例文帳に追加

パーソナルコンピュータ上で起動するインサーキットエミュレータデバッガが、動作クロック周波数を要求し、ユーザが指定したクロック周波数のクロック周波数データをインサーキットエミュレータ１００に送信する。 - 特許庁

In a reception device 1, a multi-phase sampling clock signal is generated by a sampling clock signal generation circuit 40 based on a clock signal subjected to phase adjustment by a phase adjusting circuit 50.例文帳に追加

受信装置１では、位相調整回路５０により位相調整されたクロック信号に基づいて、サンプリングクロック信号生成回路４０により、多相のサンプリングクロック信号が生成される。 - 特許庁

The interface packages 141-14n receive the demultiplexed data, based on the clock supplied from the demultiplex data clock wire 24 looping back the multiplexed data clock wire 18.例文帳に追加

各インターフェイスパッケージ１４１〜１４ｎでは、多重データ用クロック配線１８を折り返した分離データ用クロック配線２４から供給されるクロックに基づいて分離データを取り込む。 - 特許庁

Then a data extracting clock signal, synchronized with the horizontal synchronizing signal fh, is generated by a clock generating circuit 16e based on the fh synchronization system clock signal.例文帳に追加

そして、このｆｈ同期システムクロック信号をもとに、クロック生成回路１６ｅにより、水平同期信号ｆｈに同期したデータ抽出用クロック信号を生成する。 - 特許庁

A fundamental cell constitution of a clock distribution circuit is analyzed (S201) and on the basis of the analyzed fundamental cell constitution, a clock buffer is inserted into a clock route (S202).例文帳に追加

クロック分配回路の基本セル構成を解析し（Ｓ２０１）、解析された基本セル構成を基にして、クロック経路にクロックバッファを挿入する（Ｓ２０２）。 - 特許庁

An integrated circuit comprises a crystal unit 31, a clock generating circuit connected with the crystal unit 31 generating a clock signal, and a CPU operating based on the clock signal.例文帳に追加

集積回路は、水晶振動子３１、水晶振動子３１に接続されクロック信号を生成するクロック発生回路、及び、前記クロック信号に基づいて作動するＣＰＵを含む。 - 特許庁

An internal clock oscillation unit 111 oscillates an internal clock signal based on an accurate reference clock signal generated by an accurate oscillator 121.例文帳に追加

高精度発振器１２１が発生する高精度なリファレンスクロック信号に基づいて、内部クロック発振部１１１が内部クロック信号を発振する。 - 特許庁

In case that the clock sources stops and the clock is fixed on either a high level or low level, the intermediate potential signal exceeds the specified range, so that this detects it thereby detecting the supply stoppage of a clock.例文帳に追加

クロック源が止まってクロックがハイレベル又はローレベルのいずれかで固定された場合、中間電位信号が前記所定範囲以上又は以下になるため、これを検出してクロックの供給停止を検知する。 - 特許庁

This method involves combining a clock signal to be transmitted on the clock channel with a data signal to generate a combined clock and data signal.例文帳に追加

この方法では、組み合わされたクロックとデータ信号を生成するために、クロックチャンネル上で伝送されるべきクロック信号とデータ信号を組み合わせる。 - 特許庁

An internal clock generating circuit 19 is formed in a panel 33, and supplies the first clock signal HCK to the horizontal drive circuit 17 on the basis of the second clock signal DCK.例文帳に追加

内部クロック生成回路１９がパネル３３の内部に形成され、第２のクロック信号ＤＣＫに基づいて第１のクロック信号ＨＣＫを水平駆動回路１７に供給する。 - 特許庁

To separately generate a clock synchronized with an MPU clock without needing any wirings for a high frequency signal on a circuit board and to generate various signals with the clock as a synchronizing signal.例文帳に追加

基板上に高周波信号のための配線をせずに、ＭＰＵクロックに同期したクロックを別途生成し、そのクロックを同期信号として種々の信号を生成する。 - 特許庁

The control circuit changes the driving ability of the clock signal outputted from the clock signal generator by controlling on/off of the PMOS and NMOS of the jitter generation circuit to generate the jitter in the clock signal.例文帳に追加

そして、制御回路により、ジッタ生成回路のＰＭＯＳおよびＮＭＯＳのオンオフを制御することによってクロック信号発生器から出力されるクロック信号の駆動能力を変え、クロック信号にジッタを発生させる。 - 特許庁

The multiplication signal generation part 9 generates a signal by frequency-doubling the first clock signal CK based on the first clock signal CK and the second clock signal X.例文帳に追加

そして、逓倍信号生成部９は、第１クロック信号ＣＫ及び第２クロック信号Ｘに基づいて第１クロック信号ＣＫの２逓倍信号を生成する。 - 特許庁

The clock is supplied from an LSI tester outside an LSI via a clock terminal CLK and the cycle of the clock can be changed over in synchronization with the change of a scan enabling signal SCANEN on the LSI tester side.例文帳に追加

ここで、クロックはクロック端子ＣＬＫを介してＬＳＩの外部のＬＳＩテスターから供給されるが、クロックの周期はＬＳＩテスター側で、スキャンイネーブル信号ＳＣＡＮＥＮの変化に同期して切り換えればよい。 - 特許庁

Based on a clock signal generated by a clock generator 14, a timing generator 15 generates a plurality of clock signals with each different phase and supplies them to switching transistors Q1-Qn.例文帳に追加

クロック発生器１４により発生されたクロック信号を基に、タイミング発生器１５が、互いに異なる位相の複数のクロック信号を生成し、スイッチングトランジスタＱ１〜Ｑｎにそれぞれ供給する。 - 特許庁

A clock-thinning unit 201 generates thinned transfer clock, by thinning clock pulses from the transfer clocks to transfer the image data by pixel based on the ratio of resolution transformation.例文帳に追加

クロック間引きユニット２０１は、解像度変換の比率に基づいて、画像データを画素単位で転送するための転送クロックからパルスを間引くことにより間引き転送クロックを生成する。 - 特許庁

The phase lock loop is connected to receive a reference clock signal and maintain a relative clock signal shifted in phase from the reference clock signal by an amount depending on the error signal.例文帳に追加

位相同期ループは、基準クロック信号を受信し、相関クロック信号が、基準クロック信号から誤差信号に従った量だけ位相シフトされて維持されるように接続される。 - 特許庁