「clock-6」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

He said that he gets up at 6 o’clock every day. 例文帳に追加

彼は毎朝６時に起きていると言った。 - Tanaka Corpus

"O-dokei" (literally, 'big clock') for Hikosaburo BANDO (the sixth) who had been known as a collector of the clock and watch 例文帳に追加

大時計！（坂東彦三郎(6代目)、趣味の時計蒐集が有名だったため） - Wikipedia日英京都関連文書対訳コーパス

Another clock generating circuit 6 generates a second clock having a fixed second frequency.例文帳に追加

クロック発生回路６は、固定の第２の周波数を有する第２のクロックを発生する。 - 特許庁

When the clock 1 or clock 2 is selected, the selector 6 supplies the clock to a color processing encoder 3 and a color DAC4.例文帳に追加

セレクタ６は、クロック１又はクロック２を選択したときは、そのクロックを色処理エンコーダ３及び色用ＤＡＣ４に供給する。 - 特許庁

Based on the high frequency clock, a pixel clock generating circuit 6 generates a pixel clock PCLK having a phase controlled according to the phase data.例文帳に追加

画素クロック生成回路６は、高周波クロックに基づいて、位相データに従い位相が制御された画素クロックＰＣＬＫを生成する。 - 特許庁

A clock generated by a clock generation circuit 2 and a reception clock received from a slave unit 8 are applied to the phase detection circuit 6.例文帳に追加

位相検出回路６にはクロック発生回路２で発生したクロックとスレーブ装置８から受信した受信クロックを印加する。 - 特許庁

A selector 6 selects one of clock 1, clock 2, and clock stop based on the control signal generated by the control signal generating circuit 5.例文帳に追加

セレクタ６は、制御信号生成回路５で生成された制御信号に基づいて、クロック１、クロック２、クロック停止のいずれかを選択する。 - 特許庁

The microcomputer 10 of the video receiver 15 is provided with the clock count part 6, a clock data extraction processing part 5 and a clock correction processing part 7.例文帳に追加

映像受信装置１５のマイコン１０は、時計カウント部６、時計データ抽出処理部５及び時計補正処理部７を備えている。 - 特許庁

A clock converter 10 is provided to convert the distribution clock signal into the operational clock signal for controlling operation of the functional circuits 4, 6.例文帳に追加

クロック変換器１０は、機能回路４、６の動作を制御するために、分配クロック信号を動作クロック信号に変換するように提供される。 - 特許庁

A sub-clock correcting part 6 of a clock control circuit device 21 corrects the oscillation frequency of a sub-clock signal SCLK, based on a main clock signal MCLK, and a main clock monitoring part 7 monitors the oscillation status of the main clock signal MCLK, based on the sub-clock signal SCLK.例文帳に追加

クロック制御回路装置２１のサブクロック補正部６は、メインクロック信号ＭＣＬＫに基づいてサブクロック信号ＳＣＬＫの発振周波数を補正し、メインクロック監視部７は、サブクロック信号ＳＣＬＫに基づいてメインクロック信号ＭＣＬＫの発振状態を監視する。 - 特許庁

Tom set the alarm clock to go off 6:00 a.m.例文帳に追加

トムさんは目覚まし時計を六時に鳴るように設定しました。 - Tatoeba例文

When the clock strikes six, the children go home for dinner.例文帳に追加

時計が6時を打ったら，子どもたちは夕食を食べに家に帰る - Eゲイト英和辞典

The plane took off from Narita International Airport at a little past 6 o’clock in the morning. 例文帳に追加

飛行機は午前６時ちょっと過ぎに成田国際空港を離陸した。 - 浜島書店 Catch a Wave

The camera controller 6 has a clock oscillator 7 and controls the camera 8.例文帳に追加

カメラ制御部６はクロック発振器７を有しカメラ８を制御する。 - 特許庁

Windshield glass 6 is provided in front of the clock module 3.例文帳に追加

時計モジュール３の正面には、風防ガラス６が設けてある。 - 特許庁

The control section 4 determines a clock frequency of the DSP 6 so that the clock frequency of the DSP 6 becomes greater than the total number of clock cycles per 1 sec of the DSP 6.例文帳に追加

制御部４は、ＤＳＰ６のクロック周波数がＤＳＰ６の１秒当たりのクロックサイクルの総数よりも大きくなるように、ＤＳＰ６のクロック周波数を決定する。 - 特許庁

The circuit 5 includes a clock generation circuit 6 for receiving the serial clock and generating a clock synchronized with the serial clock, and a comparator circuit 7 for comparing the clock with the serial clock and outputting an error output.例文帳に追加

エラー検出回路５は、上述したシリアルクロックを受けてこれに同期したクロックを生成するクロック発生回路６およびこのクロックと上述したシリアルクロックとを比較してエラー出力を出力する比較回路７を含んでいる。 - 特許庁

The clock extracted by the clock extracting circuit 6 has its frequency divided to detect an edge of the clock and the phases of the frequency-divided clock and a reference clock are compared with each other to decide whether or not the light signal has an input break from whether or not both the clock are in phase with each other.例文帳に追加

クロック抽出回路６により抽出されたクロックを分周することで、当該クロックのエッジを検知すると共に、分周されたクロックと基準クロックとの位相を比較して、光信号の入力断の有無を両クロックの位相の一致／不一致で判定している。 - 特許庁

In the midst of clock extraction by a line number A with priority 1 registered in a clock extract line priority table, when a fault management section 6 detects a clock error, the section 6 gives an instruction of a changeover request of the clock extract destination to a clock control section 7.例文帳に追加

クロック抽出回線優先テーブル５に登録されている優先度１の回線番号Ａでクロック抽出している最中に、障害管理部５が、クロック異常を検出すると、クロック制御部７に対してクロック抽出先の切替え要求の指示をだす。 - 特許庁

A clock circuit for an electronic system including a component requiring a clock signal is provided with an opto-electrical oscillator (4) for generating an optical clock signal in an optical clock output (6), and a feedback loop (8) for coupling the optical clock output (6) back to the opto-electrical oscillator (4).例文帳に追加

クロック信号を必要とするコンポーネントを含む電子システム用のクロック回路は、光クロック出力（６）において光クロック信号を発生するための光電気発振器（４）と、光クロック出力（６）を光電気発振器（４）に結合し戻すフィードバックループ（８）とを備える。 - 特許庁

This clock generating circuit (digital PLL circuit) is provided with a clock comparator 2 that compares an external clock with a comparison clock corresponding to an internal clock, a delay element stage 6 that includes a plurality of delay elements delaying a signal corresponding to the internal clock, and a delay stage control circuit 4 that controls the delay elements in the delay element stage 6 in response to an output of the clock comparator 2.例文帳に追加

本発明によるクロック生成回路（ディジタルＰＬＬ回路）は、外部クロックと内部クロックに対応する比較クロックとを比較するクロック比較器２と、内部クロックに対応する信号を遅延する複数の遅延素子を含む遅延素子段６と、クロック比較器２の出力に応じて遅延素子段６における遅延素子を制御する遅延段制御回路４とを備える。 - 特許庁

In the case of switching a clock, a hold-over circuit 16 first holds a clock output signal 24 just before the switching and switches a reference clock 6 into a new reference clock after that.例文帳に追加

クロック切替時には、ホールドオーバー回路１６によりまず切替直前のクロック出力信号２４を保持し、その上で基準クロック６を新たな基準クロックに切替る。 - 特許庁

A clock generating circuit for supplying a clock signal to the correlator 4, and a control circuit for controlling the clock generating circuit, are further provided, and clock frequency can be controlled by the central control device 6.例文帳に追加

また、相関器４にクロック信号を供給するクロック生成回路と、クロック生成回路を制御する制御回路を設け、中央制御装置６によりクロック周波数を制御可能とする。 - 特許庁

A pixel clock generating section 6 divides a high frequency clock generated by a high frequency clock generating section 2 and generates the pixel clock of which the phase is controlled according to the phase shift data.例文帳に追加

画素クロック生成部６は、高周波クロック生成部２で発生した高周波クロックを分周し、位相シフトデータに従って位相が制御された画素クロックを生成する。 - 特許庁

An external clock is generated according to the grooves 5 or lands 6 and a clock for adjustment is generated according to the wobbles 7; and the phase of the external clock is adjusted to the phase of the clock for adjustment.例文帳に追加

グルーブ５またはランド６に基づいて外部クロックが生成され、ウォブル７に基づいて調整用クロックが生成され、外部クロックの位相を調整用クロックの位相に一致するように調整する。 - 特許庁

The user is informed of correction of the clock count part 6 by outputting the data of time by the clock count part 6 and the time information for correction which are inputted in the clock correction processing part 7 to the monitor output unit 20.例文帳に追加

時計補正処理部７に入力された時計カウント部６による時間のデータと補正用の時間情報とをモニタ出力ユニット２０に出力することにより、時計カウント部６の補正をユーザに報知する。 - 特許庁

A clock counter 7 starts counting a reference clock at the second start point of an internal timer 6 of the radio wave timepiece and inputs its current clock count value to an adding circuit of a CPU 5 when detecting a signal pulse of a standard radio wave rising.例文帳に追加

電波時計の内部時計6の秒スタート時点でクロックカウンタ7が基準クロックのカウントを開始し、標準電波の信号パルスの立ち上がりを検出したときのクロックカウント値をCPU5の加算回路に入力する。 - 特許庁

A waveform composition circuit 7 synthesizes, in terms of waveform, the clock signals from the selector circuit 6 to newly generate a clock signal.例文帳に追加

波形合成回路７は、セレクタ回路６からＨエッジ／Ｌエッジ生成クロック信号を波形合成して新たにクロック信号を生成する。 - 特許庁

The selector 6, when the clock stop is selected, stops supply of clock to the color processing encoder 3 and color DAC4.例文帳に追加

セレクタ６は、クロック停止を選択したときは、色処理エンコーダ３及び色用ＤＡＣ４にクロックの供給を停止する。 - 特許庁

Since a data latch clock 113' of a latch 6 is prepared, a skew between data and a clock can be automatically adjusted.例文帳に追加

これにより、ラッチ６のデータラッチクロック１１３′を作成するので、データとクロックのスキューを自動的に合わせることができる。 - 特許庁

A virtual clock 3 counts virtual date or time which are different from the date or hour of a system clock 6.例文帳に追加

システム時計６の日付または時刻とは異なる仮想の日付または時刻を仮想時計３により計時する。 - 特許庁

A A/D conversion unit 6 samples in synchronous with asynchronous clock signal CLK inputted from a clock generating part 29.例文帳に追加

Ａ／Ｄ変換ユニット６において、クロック生成部２９から入力される非同期クロック信号ＣＬＫに同期してサンプリングする。 - 特許庁

A clock signal is thereby output to an inspection device via a port 6a of a clock circuit 6, the switching circuit 7 and the A/V jack 3.例文帳に追加

このため、クロック回路６のポート６ａ、切換回路７、Ａ／Ｖジャック３を介してクロック信号が検査装置へ出力される。 - 特許庁

The clock synchronous circuits 6 consist of NAND circuits 6a, 6b, synchronize with a high level of an internal clock signal ϕCK and transfer an address signal.例文帳に追加

クロック同期回路６は否定論理積回路６ａ，６ｂからなり、内部クロック信号φＣＫのハイレベルに同期してアドレス信号を転送する。 - 特許庁

A clock switching section 8 supplies a clock signal CLK1 to a data processing section 6 and a frame buffer 4 based on the setting.例文帳に追加

クロック切り替え部８は、その設定に基づいて、クロック信号ＣＬＫｌをデータ処理部６、およびフレームバッファ４に供給する。 - 特許庁

In a signal separation circuit 4 on the side of the line sensor camera, a PLL 6 reproduces the clock signal from the received clock/start signal.例文帳に追加

ラインセンサカメラ側の信号分離回路４において、ＰＬＬ６は、受信したクロック・スタート信号からクロック信号を再生する。 - 特許庁

Then, the variable oscillation circuit 6 changes the frequency of the variable clock according to the frequency of the clock components of reproduced signals.例文帳に追加

そして、可変発振回路６は、可変クロックの周波数を再生信号のクロック成分の周波数に応じて変化させる。 - 特許庁

By inputting a reference clock signal C to delay elements 5, 6, 7, three stepwise-delayed delay clock signals X, Y, Z are generated.例文帳に追加

基準クロック信号Ｃを遅延素子５，６，７に入力し、段階的に遅延させた３つの遅延クロック信号Ｘ，Ｙ，Ｚを生成する。 - 特許庁

The buffer memory 6 reads the signal by a clock obtained by 4/5 frequency-dividing a writing clock, and obtains an output video signal.例文帳に追加

バッファメモリ６は、書き込みクロックを４／５に分周したクロックにより読み出して出力映像信号を得る。 - 特許庁

In the clock forming circuit 10, a signal having a phase different from the reference clock 2 is outputted according to the first and the second control signals 4, 6.例文帳に追加

クロック生成回路１０において、第１および第２の制御信号４，６に応じて、基準クロック２と異なる位相の信号が出力される。 - 特許庁

A PLL circuit 6 receives a selection clock 104 outputted from the changeover device 5 and outputs an output clock signal 105.例文帳に追加

ＰＬＬ回路６は、切替器５から出力された選択クロック１０４を基準信号として入力し出力クロック信号１０５を出力する。 - 特許庁

(CLK30), (CLK20), and (CLK60) are generated from each decoder circuit 3, 4, and 5, and they are separated to necessary clock systems and controlled by (CTRL) in a clock control circuit 6.例文帳に追加

各デコーダ回路３，４，５により（ＣＬＫ３０），（ＣＬＫ２０），（ＣＬＫ６０）を生成、クロック制御回路６内で必要なクロック系統に分割され、（ＣＴＲＬ）により制御される。 - 特許庁

An integrated circuit 2 comprises functional circuits 4, 6 arranged to operate in response to an operational clock signal having an operational clock frequency.例文帳に追加

集積回路２は、動作クロック周波数を有する動作クロック信号に応じて作動するように配設される、機能回路４、６を備える。 - 特許庁

The change unit 6 changes the clock frequency of the physical processor 3 based on the clock frequency determined by the determination unit 5.例文帳に追加

変更部６は、決定部５により決定されたクロック周波数に基づいて物理的なプロセッサ３のクロック周波数を変更する。 - 特許庁

A CDR(clock data recovery) means 6 extracts the data and a clock from the data received by a reception data input means 5 and provides an output of them.例文帳に追加

ＣＤＲ手段６は受信データ入力手段５で受信したデータからデータ並びにクロックを抽出して出力する。 - 特許庁