| 例文 |
connected phyの部分一致の例文一覧と使い方
該当件数 : 25件
One port of the built-in PHY 102 and one port of the external PHY 105 are connected by wiring on the commodity mounting board 100.例文帳に追加
内蔵PHY102の1つのポートと外付けPHY105の1つのポートは、互いに商品実装基板100上の配線にて接続される。 - 特許庁
The MAC(X) and a controller are connected by MII0, and the PHY(Y) and the controller are connected by MII1.例文帳に追加
MAC(X)と制御装置とはMII0で接続され、PHY(Y)と制御装置とはMII1で接続される。 - 特許庁
The PHY bus 52 is brought into a connected state, thereby functioning the communication bus as one bus 10 on the protocol.例文帳に追加
PHYバス52を接続状態にすることで、通信バスを1つのプロトコル上のバス10として機能させる。 - 特許庁
A PHY bus 52 is brought into a non-connected state, thereby dividing a communication bus into two buses 10a and 10b in a protocol manner.例文帳に追加
PHYバス52を非接続状態にすることで、通信バスをプロトコル的に2つのバス10a,10bに分割する。 - 特許庁
In a network system comprising at least a DHCP server 101 and a DHCP client 102, the DHCP server 101 stops supply of power to a PHY section 121 of a LAN adaptor 111 directly connected to the DHCP client 102 and supplies the power again to the PHY section 121 after a lapse of a prescribed time when network information is revised.例文帳に追加
少なくともDHCPサーバ101とDHCPクライアント102とにより構成されるネットワークシステムにおいて、DHCPサーバ101は、ネットワーク情報が変更された場合、DHCPクライアント102と直接接続されているLANアダプタ111のPHY部121への電源供給をオフし、所定時間経過後、オンさせる。 - 特許庁
Further, the MAC 104 is connected to a network through a PHY 103 and a network connector 107 and connected to the network device not shown in Fig. through the hub 303 on the network.例文帳に追加
また、MAC104は、PHY103、ネットワークコネクタ107を介してネットワークに接続され、ネットワーク上のハブ303を介して図示しないネットワーク機器に接続される。 - 特許庁
The one residual port of the built-in PHY 102 and the two residual ports of the external PHY 105 are respectively connected to the connectors A, B, C by wiring on the commodity mounting board 100, and the number of the connectors of a commodity becomes three, as a result.例文帳に追加
内蔵PHY102の残り1ポートと、外付けPHY105の残り2ポートは、それぞれコネクタA、B、Cに商品実装基板100上の配線にて接続され、結果として商品のコネクタ数は3つとなる。 - 特許庁
When the external device is not connected, the USB block 201, which is constructed to be capable of recognizing connection with the external device, controls a PHY in its own block to a reset condition and stops action of a PLL included in the PHY.例文帳に追加
USBブロック201は、外部装置と接続されたことを認識可能に構成され、外部装置が未接続である場合に、自ブロック内のPHYをリセット状態に制御し、また、PHYに含まれるPLLの動作を停止させる。 - 特許庁
The mobile DDR 310 and the DDR2 (320) are connected to the physical layer (PHY) block 220 of a memory controller 200 without signal termination.例文帳に追加
メモリコントローラ200の物理層(PHY)ブロック220にはモバイルDDR310およびDDR2(320)が信号終端せずに接続される。 - 特許庁
In the network device, a cable speed setting unit 403 decides a communication speed that can be guaranteed based on the category information of a LAN cable connected to a PHY.例文帳に追加
ネットワーク機器では、ケーブル速度設定部403が、PHYに接続されるLANケーブルのカテゴリー情報から保証できる通信速度を決定する。 - 特許庁
The controller sets the IF to be connected the PHY(Y) to the LAN by validating the MAC(Y) and invalidating the MII0.例文帳に追加
制御装置は、ルーティングを行う一方、MAC(Y)を有効にしてMII0を無効にすることにより、PHY(Y)に接続されるIFをLANに設定する。 - 特許庁
The controller sets the IF to be connected to the PHY(Y) to the WAN by invalidating the MAC(Y) and validating the MII1 while performing routing.例文帳に追加
制御装置は、ルーティングを行う一方、MAC(Y)を無効にしてMII1を有効にすることにより、PHY(Y)に接続されるIFをWANに設定する。 - 特許庁
The transmission line terminating apparatus includes: first and second PHY function parts 6, 7 to which two lines are connected one by one; first and second HWY cards 1, 11 which are respectively independent; and an SW function part 5 for switching connection between the PHY function parts 6, 7 and the HWY cards 1, 11.例文帳に追加
2本の回線が1本ずつ接続された第1及び第2のPHY機能部6,7と、それぞれ独立した第1及び第2のHWYカード1,11と、PHY機能部6,7とHWYカード1,11との間の接続を切り替えるためのSW機能部5を備える。 - 特許庁
A network controller 24 of a general-purpose processor 20 as a control section having a CPU (Central Processing Unit) 21 is connected to a PHY (Physical layer) 15 as a connecting unit to the network via a packet processing unit 40.例文帳に追加
CPU21を有する制御部である汎用プロセッサ20のネットワークコントローラ24と、ネットワークとの接続部であるPHY15とを、パケット処理部40を介して接続する。 - 特許庁
To enable a master device to detect an error in transmitting and receiving directions about a read request from the master device when a general purpose PHY (physical layer) chip and a customized device are connected to the master device.例文帳に追加
マスターデバイスに対して汎用PHYチップとカスタマイズデバイスとが接続されている場合に、マスターデバイスからのリード要求に関し、マスターデバイスにおいて送受信方向でのエラーの検出を可能にする。 - 特許庁
To provide a semiconductor circuit which includes a PHY circuit connected to a link transmission path complying with an PCI Express and greatly reduces power consumption in comparison with the conventional technology in an L1 state.例文帳に追加
PCIエキスプレスに準拠するリンク伝送路に接続されたPHY回路を備え、L1ステートにおいて従来技術に比較して消費電力を大幅に削減できる半導体回路を提供する。 - 特許庁
To provide a polling control apparatus and a method with a comparatively simple configuration capable of selecting any of a plurality of PHY layer apparatuses connected to an ATM layer apparatus and performing polling with equality of opportunity.例文帳に追加
本発明の課題は、ATMレイヤ機器に接続された複数のPHYレイヤ機器の選択及びポーリングを機会均等に行い得る比較的簡易な構成のポーリング制御装置及び方法を提供することである。 - 特許庁
In a radio transmission system, video and sound signals received by antennas 101 and 102 are processed in a reception circuit 104 and a PHY/MAC circuit 106, and fed to a monitor connected to a data input/output terminal 109 to be displayed.例文帳に追加
アンテナ101,102で受信された映像・音声の信号は、受信回路104,PHY/MAC回路106で処理された後、データ入出力端子109に接続されたモニタに供給されて表示される。 - 特許庁
In acquiring a resource needed to perform transfer on the bus, a PHY layer 1 connected to the bus a LINK layer 2, a transaction layer 4 and a resource processor 3 for performing acquisition control of the resource with the respective layers are arranged.例文帳に追加
バス上で転送を行うのに要するリソースを取得する際、バスに接続されるPHYレイヤ1と、LINKレイヤ2と、トランザクション・レイヤ4と、各レイヤとの間にリソースの取得制御を行うリソース処理装置3とを有する。 - 特許庁
An SoC connected to an SDRAM controlled by a memory controller and a memory PHY and operable in a normal mode and a power-saving mode, includes: a block A to be powered off in the power-saving mode; and a block B not to be powered off in the mode.例文帳に追加
メモリーコントローラー及びメモリーPHYにより制御されるSDRAMと接続し、通常モード及び省電力モードで動作可能なSoCは、省電力モードにおいて電源オフされるブロックA及び電源オフされないブロックBを含む。 - 特許庁
An SoC connected to an SDRAM controlled by a memory controller and a memory PHY and operable in a normal mode and a power-saving mode includes: a block A to be powered off in the power-saving mode; and a block B not to be powered off in the power-saving mode.例文帳に追加
メモリーコントローラー及びメモリーPHYにより制御されるSDRAMと接続し、通常モード及び省電力モードで動作可能なSoCは、省電力モードにおいて電源オフされるブロックA及び電源オフされないブロックBを含む。 - 特許庁
Furthermore, when the MPEG2 compression output board 8 is connected to the DV compression output board 7, the CPU 44 inputs data to the MPEG2 encoder 84 and an IEEE1394 Link and PHY 83 outputs similarly the MPEG2 compression signal.例文帳に追加
また、このDV圧縮出力基板7にMPEG2圧縮出力基板8が接続されているときにはCPU44からデータがMPEG2エンコーダ84に入力され、同様にMPEG2デジタル圧縮信号をIEEE1394Link&PHY83から出力する。 - 特許庁
This data transfer controller of IEEE1394 is provided with first buses 90, 92 and 94, second buses 96 and 98, third buses 100-109 and a forth bus 110 electrically connected to the application of a poststage, a CPU 66, a PHY chip and a RAM 80.例文帳に追加
IEEE1394のデータ転送制御装置において、後段のアプリケーション、CPU66、PHYチップ、RAM80に電気的に接続される第1のバス90、92、94、第2のバス96、98、第3のバス100〜109、第4のバス110を設ける。 - 特許庁
The cable connection condition indicator comprises a connection condition detector for detecting a TPBIAS voltage in a PHY and a connection condition indicating unit for indicating it, thereby instantaneously informing a user that an IEEE1394 cable is connected in an electrical connection state.例文帳に追加
PHYのTPBIASの電圧を検出する接続状況検知部と、それを表示する接続状況表示部を有することによりIEEE1394ケーブルが接続され且つ電気的に接続状態にある事をユーザーが瞬時に知ることができる。 - 特許庁
In this regard, power supply from the IEEE1394-I/F of the network 3 is also monitored and when the power supply is turned off, i.e., a cable is not connected, power supply at the controller section is also turned off and power supply from a controller I/F feeds only a PHYVCC to a PHY and an actuation detecting section.例文帳に追加
この時、ネットワーク3のIEEE1394−I/Fから供給される電源も監視し、電源がoffの場合、すなわちケーブルが未接続の場合にはコントローラ部の電源もoffとなり、コントローラI/Fより供給された電源によりPHYへのPHYVCCの供給と起動検出用の部分のみの電源だけを供給させる。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|