「dot clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

DOT CLOCK ADJUSTING METHOD FOR IMAGE DISPLAY DEVICE AND DOT CLOCK ADJUSTING DEVICE例文帳に追加

画像表示装置のドットクロック調整方法およびドットクロック調整装置 - 特許庁

From the calculated atmosphere temperature, a dot clock correcting section 101 calculates a correction value for a dot clock, and corrects the dot clock.例文帳に追加

ドットクロック補正部１０１は、算出された雰囲気温度からドットクロックの補正値を算出し、ドットクロックを補正する。 - 特許庁

The signal PDEN controls the dot clock generating circuit which generates dot clock signals.例文帳に追加

制御信号ＰＤＥＮは、ドットクロック信号を生成するドットクロック生成回路を制御する。 - 特許庁

DEVICE AND METHOD FOR ADJUSTING DOT CLOCK PHASE例文帳に追加

ドットクロック位相調整方法および装置 - 特許庁

Dot clock frequency stored in a ROM 34 is selected on the basis of the signal and a dot clock(DC) is generated at a dot clock generator 35.例文帳に追加

この信号に基づいてＲＯＭ３４に記憶されたドットクロック周波数が選択され、ドットクロックジェネレータ３５でドットクロック（ＤＣ）が生成される。 - 特許庁

A dot clock generation unit 603 generates a dot clock frequency set by the setting unit 602.例文帳に追加

ドットクロック生成部６０３は、設定部６０２によって設定されたドットクロック周波数を生成する。 - 特許庁

To provide a dot clock reproducing device capable of automatically adjusting a dot clock frequency with a high precision.例文帳に追加

精度の高いドットクロック周波数の自動調整が可能なドットクロック再生装置を提供するである。 - 特許庁

TIMING GENERATOR, IMAGING APPARATUS AND DOT CLOCK OUTPUT METHOD例文帳に追加

タイミングジェネレーター、撮影装置、ドットクロック出力方法 - 特許庁

METHOD AND APPARATUS FOR ADJUSTING DOT CLOCK SIGNAL例文帳に追加

ドットクロック信号を調整するための方法及び装置 - 特許庁

PLL CIRCUIT AND DOT CLOCK GENERATION CIRCUIT USING SAME例文帳に追加

ＰＬＬ回路およびこれを用いたドットクロック発生回路 - 特許庁

METHOD AND DEVICE FOR ADJUSTING DOT CLOCK SIGNAL例文帳に追加

ドットクロック信号を調整するための方法及び装置 - 特許庁

The dot clock from the clock delay 22 is made into a D input of the D flip-flop 23.例文帳に追加

クロックディレイ２２からのドットクロックをＤフリップフロップ２３のＤ入力とする。 - 特許庁

A clock generation circuit 35a generates an output dot clock DCKa by dividing an input dot clock DCKin according to the size of the clip areas.例文帳に追加

クロック生成回路３５ａは、入力ドットクロックＤＣＫinを切出領域のサイズに応じて分周することにより、出力ドットクロックＤＣＫaを生成する。 - 特許庁

To provide a clock adjusting circuit provided with a means for adjusting a frequency of a dot clock of a video signal to a frequency of a reproduced dot clock and a means for optimizing a phase of a reproduced dot clock.例文帳に追加

映像信号のドットクロックの周波数を再生ドットクロックの周波数に合わせる手段と、再生ドットクロックの位相を最適化する手段とを備えたクロック調整回路を提供すること課題とする。 - 特許庁

When the significant edge is detected, the second clock is selected, and thereafter, when timing of the first dot clock is confirmed to be the same as or later than that of the second dot clock, the first dot clock is selected.例文帳に追加

上述の有意エッジの検出時には第２のドットクロックを選択させ、その後、第１のドットクロックのタイミングが第２のドットクロックのものと同じ又は後であることが確認できたときに、第１のドットクロックを選択させる。 - 特許庁

The first is the dot (pixel) clock.例文帳に追加

これはそのモードで使うピクセルクロック値を示すひとつの数値である。 - XFree86

A dot clock correction circuit 52 obtains a difference between a logical pulse number of a dot clock obtained from the encoder pulse and the pulse number of an actual dot clock and compares it with a prescribed threshold value and changes the frequency division ratio of the dot clock generation circuit 51 in accordance with the result in the comparison.例文帳に追加

ドットクロック補正回路５２は、エンコーダパルスから求められたドットクロックの理論上のパルス数と実際のドットクロックのパルス数との差を求めて所定のしきい値と比較し、比較結果に応じてドットクロック発生回路５１の分周比を変更する。 - 特許庁

A phase adjusting circuit 8 performs phase delay processing to a dot clock DCK1 generated by an oscillator 2 to generate a dot clock DCK3 and supplies the dot clock DCK3 to a timing controller 7.例文帳に追加

位相調整回路８は発振子２で生成されたドットクロックＤＣＫ１に位相遅延処理を施してドットクロックＤＣＫ３を生成し、このドットクロックＤＣＫ３をタイミングコントローラ７に供給する。 - 特許庁

AUTOMATIC PHASE ADJUSTMENT SYSTEM FOR DOT CLOCK OF LIQUID CRYSTAL DISPLAY DEVICE例文帳に追加

液晶表示装置におけるドットクロックの自動位相調整方式 - 特許庁

DOT CLOCK GENERATING CIRCUIT AND ITS METHOD, AND PICTURE DISPLAY DEVICE例文帳に追加

ドットクロック生成回路およびその方法、並びに画像表示装置 - 特許庁

The optimal setting will probably depend on dot-clock and on color depth.例文帳に追加

最適な設定はおそらくドットクロックと色の深さによって決まる。 - XFree86

To synchronize a clock signal with the magnetic dot of a patterned medium.例文帳に追加

パターンドメディアの磁性ドットにクロック信号のタイミングを合わせることである。 - 特許庁

To generate a dot clock which synchronizes to an external image signal, capable of securing a pulse width allowed by a device to which the dot clock is supplied.例文帳に追加

ドットクロックが供給されるデバイスが許容するパルス幅を保証できる、外部映像信号に対して同期しているドットクロックを生成する。 - 特許庁

Thus, the clock signal can be synchronized with the magnetic dot.例文帳に追加

これにより磁性ドットにクロック信号のタイミングを合わせることができる。 - 特許庁

By connecting a 1/N frequency divider to a stage next to the PLL circuit of the resolution conversion system, another clock is derived which is for drawing a normal dot and is slower than the clock used to draw a sub-dot image and forms a pair with the clock for drawing the sub-dot.例文帳に追加

解像度変換システムのＰＬＬ回路の次段にＮ分周器に接続することによって、サブドットを描くためのクロックよりも遅い、それと対となる標準ドット描画用クロックが得られる。 - 特許庁

A clock enable generator generates an enable signal to carry out clock control to contone color pixel inputs, black dot inputs and dot outputs.例文帳に追加

クロックイネーブルジェネレータは、コントーンカラーピクセル入力、黒色のドット入力、およびドット出力をクロック制御すべく、イネーブル信号を発生する。 - 特許庁

The clock signal generation section 12 outputs a pseudo clock signal synchronized with the dot clock signal or a pseudo clock signal with a phase difference previously designated for the pseudo clock signal 1.例文帳に追加

クロック信号発生部１２はドットクロック信号に同期する擬似クロック信号か、または、擬似クロック信号１に対して事前に指定した位相差を有する擬似クロック信号を出力する。 - 特許庁

In the phase adjustment of the dot clock, two image data are first acquired by using the two dot clocks having different phases.例文帳に追加

ドットクロックの位相調整では、まず、位相が異なる２つのドットクロックを用いて２つの画像データを取得する。 - 特許庁

A process of adjusting a phase of the dot clock first obtains two image data by two dot clocks having different phases.例文帳に追加

ドットクロックの位相調整では、まず、位相が異なる２つのドットクロックを用いて２つの画像データを取得する。 - 特許庁

In adjusting a phase of a dot clock, first, two image data are acquired by using two dot clocks having different phases.例文帳に追加

ドットクロックの位相調整では、まず、位相が異なる２つのドットクロックを用いて２つの画像データを取得する。 - 特許庁

A sampling clock generating part 3 generates a sampling clock 50 synchronized with a dot clock from a synchronizing signal 52 and the control signal 54.例文帳に追加

サンプリングクロック発生部３では、同期信号５２と制御信号５４とによってドットクロックに同期したサンプリングクロック５０を生成する。 - 特許庁

As a result, the dot clock is controlled to perform control of high precision.例文帳に追加

その結果、ドットクロックを制御でき、高精度の制御を行うことができる。 - 特許庁

A sampling circuit 85 samples the dot data in the selected sampling clock.例文帳に追加

サンプリング回路８５が選択されたサンプリングクロックでドットデータをサンプリングする。 - 特許庁

To accurately grasp an effective image area of a dot matrix type display and optimize a phase of a dot clock.例文帳に追加

ドットマトリクス型ディスプレイの画像有効領域を正確に把握すること及びドットクロックの位相の最適化を図ること。 - 特許庁

An overlaid image data P1 is delayed based on two F/F circuits 16, 17 synchronized with the dot clock CLK, and is also synchronized with the dot clock CLK.例文帳に追加

また、オーバーレイされる画像データＰ１を、ドットクロックＣＬＫに同期する２つのＦ／Ｆ回路１６、１７に基づいて、遅延させると同時にドットクロックＣＬＫに同期させる。 - 特許庁

A phase adjusting block 35 delays respective dots by less than dot units according to the clock having a higher frequency than the dot clock corresponding to the decided writing start points of time of the respective beams.例文帳に追加

位相調整ブロック３５は、決定された各ビームの書き込む開始時点に応じて各ドットをドットクロックより高い周波数のクロックによりドット単位未満で遅延する。 - 特許庁

To accurately match a timing of a clock signal with a magnetic dot of a patterned medium.例文帳に追加

パターンドメディアの磁性ドットにクロック信号のタイミングを正確に合わせることである。 - 特許庁

In a shift register 3, a shift clock pulse inputted to a shift clock pulse input terminal 1 is timely shifted to generate four shift clocks synchronizing with a dot clock pulse inputted to a dot clock pulse input terminal 2, and also generate four shift clock pulses of the inverse polarity by inverters 4a-4d.例文帳に追加

シフトクロックパルス入力端子１に入力されたシフトクロックパルスをシフトレジスタ３において、ドットクロック入力端子２に入力されたドットクロックごとに時間的にずれたシフトクロックを４個発生させ、インバータ４ａ〜４ｄによって極性が反対のシフトクロックパルス４個を発生させる。 - 特許庁

The timing controller 7 operates based upon the dot clock DCK3 as a reference clock to generate a timing signal T3 including a dot clock DCK4 synchronized with an analog image signal RGB2 output from a video amplifier 3.例文帳に追加

タイミングコントローラ７はドットクロックＤＣＫ３を基準クロックとして動作し、ビデオアンプ３から出力されるアナログ画像信号ＲＧＢ２に同期したドットクロックＤＣＫ４を含むタイミング信号Ｔ３を生成する。 - 特許庁

In this pixel synchronizing circuit, a delay circuit 22 delays a dot clock PCLK as set by a controller 25 to generate the sampling clock SCLK.例文帳に追加

ディレイ回路２２は、ドットクロックＰＣＬＫにコントローラ２５で設定された遅延を与え、サンプリングクロックＳＣＬＫを生成する。 - 特許庁

Corresponding to signals outputted by a control signal generation part 1, a line memory 3 writes on-screen signals outputted by an OSD generation part 2 by the clock (CK2) slower than the dot clock of the video signals and reads them by the clock (CK1) synchronized with the dot clock of the video signals.例文帳に追加

制御信号発生部１が出力する信号に従って、ラインメモリ３は、ＯＳＤ発生部２が出力するオン・スクリーン信号を映像信号のドットクロックよりも遅いクロック（ＣＫ２）で書き込み、映像信号のドットクロックに同期したクロック（ＣＫ１）で読み出す。 - 特許庁

To provide video display device and method capable of high definition on-screen display corresponding to a dot clock even in the case of using an on-screen display device operated only by a clock slower than the dot clock synchronized with video signals.例文帳に追加

映像信号に同期したドットクロックより遅いクロックでしか動作しないオン・スクリーン表示デバイスを用いた場合でも、当該ドットクロックに従って高精細なオン・スクリーン表示が可能な映像表示装置および方法を提供する。 - 特許庁

The clock signal extraction section 11 receives an RGB signal, a horizontal synchronizing signal and a vertical synchronizing signal and extracts a dot clock signal.例文帳に追加

クロック信号抽出部１１はＲＧＢ信号、水平同期信号、垂直同期信号を受信しドットクロック信号を抽出する。 - 特許庁

PIXEL CLOCK GENERATOR, OPTICAL SCANNER, IMAGE FORMING APPARATUS, AND METHOD FOR CORRECTING DISPLACEMENT OF MAIN SCAN DOT例文帳に追加

画素クロック生成装置、光走査装置、画像形成装置、及び主走査ドット位置ずれ補正方法 - 特許庁

To obtain horizontal shift clocks corresponding to respective multi-dot liquid crystal panels, from a single clock frequency.例文帳に追加

単一のクロック周波数から各複数ドットの液晶パネルに対応の各水平シフトクロックを得る。 - 特許庁