「field programmable device」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR PROGRAMMING FIELD-MOUNTED DEVICE WITH MEMORY, METHOD FOR PROGRAMMING FIELD-MOUNTED DEVICE IMPLEMENTING COMPUTATION PROGRAM, AND PROGRAMMABLE FIELD-MOUNTED DEVICE例文帳に追加

メモリを有するフィールドマウンテッドデバイスをプログラミングするための方法及び計算プロセスを実行するフィールドマウンテッドデバイスをプログラミングするための方法及びプログラム可能なフィールドマウンテッドデバイス - 特許庁

A FPGA (field programmable gate array) 25a, CPLDs (complex programmable logic devices) 25b, 25c and 25d, a PLD (programmable logic device) 27, SRAMs 28a and 28b, and a flash memory 23 are installed on an LSI integrated board 21A.例文帳に追加

ＬＳＩ集合基板２１Ａには、ＦＰＧＡ（２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄ、ＰＬＤ２７と、ＳＲＡＭ２８ａ、２８ｂと、フラッシュメモリ２３が搭載されている。 - 特許庁

To easily prepare and change a logic circuit diagram on which an FPGA(field programmable gate array)/PLD(programmable logic device) is mounted without accompanying an increase in man-hour or quality degradation of the circuit diagram.例文帳に追加

ＦＰＧＡ／ＰＬＤを搭載した論理回路図の作成や変更を、工数膨大化や回路図の品質低下を伴わずに容易に行う。 - 特許庁

Also, the serial/parallel converter 131 and the timing control circuit 132 are formed by a field programmable device 13.例文帳に追加

また、シリアルパラレル変換器１３１、タイミングコントロール回路１３２はフィールドプログラマブルデバイス１３によって形成される。 - 特許庁

To provide an abnormality diagnostic method and device for an FPGA (field programmable gate array), allowing securement of sufficiently high diagnostic accuracy.例文帳に追加

充分に高い診断精度を確保することが可能なＦＰＧＡの異常診断方法及び装置を提供すること。 - 特許庁

The cross point memory array device is one where the data is stored in multi-bit format and that has includes a field programmable film.例文帳に追加

データがマルチビットフォーマットで記憶されている電界プログラマブル膜を含有しているクロスポイントメモリアレイ装置が提供される。 - 特許庁

To provide a semiconductor device having a field programmable gate array which can reduce the number of outside connecting terminals.例文帳に追加

外部接続端子数を少なくすることができる、フィールドプログラマブルゲートアレイを有するマルチチップ型半導体装置を提供する。 - 特許庁

To provide a controller for detecting a setting state of a programmable device such as an FPGA(Field Programmable Gate Array) that detects the configuration of the programmable device as a whole circuit so as to control the operation of the circuit thereby enhancing the surety of the circuit operation and minimizing wasteful works of a user.例文帳に追加

ＦＰＧＡ等のプログラマブルデバイスのコンフィグレーションを回路全体で検出して回路の動作を制御することにより回路の動作の確実性を向上させるとともに、ユーザの無駄な作業を極力減らすことができるプログラマブルデバイスの設定検出制御装置を提供する。 - 特許庁

To provide a programmable field-mounted device having a field- mounted device electronic device which can be configured on-line and never enters an error state resulting from reconfiguration during and after the reconfiguration, and a method for programming a field-mounted device like this.例文帳に追加

オンラインモードでリコンフィギュレーション可能であり、リコンフィギュレーションの間に及び後にこのリコンフィギュレーションによるエラー状態に陥らないフィールドマウンテッドデバイス電子装置を有するプログラム可能なフィールドマウンテッドデバイス及びこのようなフィールドマウンテッドデバイスをプログラミングするための方法を提供することである。 - 特許庁

By changing the programming-on-the fly of a field-programmable device so as to be suited to each new job, various recognition jobs are enabled.例文帳に追加

フィールドプログラマブルデバイスのプログラミングオン・ザ・フライを新しいジョブ各々に適合するように変更することにより、種々の認識ジョブが可能となる。 - 特許庁

To prevent malfunction of a microcomputer in an electronic device having an FPGA (Field Programmable Gate Array) and a microcomputer that terminates initialization earlier than the completion of configuration of the FPGA.例文帳に追加

ＦＰＧＡと、ＦＰＧＡのコンフィグレーション終了より早く初期化を終了するマイコンとを有する電子機器において、マイコンの誤動作を防止する。 - 特許庁

To provide a device and a method for performing the simulation of a switched capacitor circuit capable of being realized by a field programmable analogue array (FPAA).例文帳に追加

フィールド・プログラマブル・アナログ・アレイ（ＦＰＡＡ）で実現可能なスイッチドキャパシタ回路のシミュレーションを行うことができるようにする装置および方法を提供すること。 - 特許庁

A data processing machine comprises a processor for performing an instruction; and a memory device comprises the electric field programmable film, wherein the electric field programmable film comprises a polymer bonded to an electroactive moiety, and further wherein the memory device is in electrical and/or optical communication with the processor.例文帳に追加

命令を実行するためのプロセッサ；および電界プログラマブルフィルムを含むメモリデバイスを含むデータ処理機であって、前記電界プログラマブルフィルムが電気活性部分に結合したポリマーを含み、さらに、前記メモリデバイスがその前記プロセッサと電気および／または光通信しているデータ処理機も本明細書において開示する。 - 特許庁

Field equipment 20C includes a programmable device 206 that is capable of programming a functional circuit such as a memory or an accelerator required for constructing a system based on hardware configuration information.例文帳に追加

フィールド機器２０Ｃは、ハードウェア構成情報に基づいたシステムの構築に必要な、メモリやアクセラレータ等の機能回路をプログラム可能なプログラマブルデバイス２０６を備えている。 - 特許庁

The electronic device is provided with a data reception section that receives prescribed data externally and control sections 1 and 6 that write the prescribed data received by the data reception section to the field programmable gate array 7.例文帳に追加

外部から所定のデータを受信するデータ受信部と、このデータ受信部によって受信した所定のデータを、フィールドプログラマブルゲートアレイ７に書き込む制御部１，６とを備える。 - 特許庁

Pin assignment information of an FPGA(field programmable gate array)/PLD(programmable logic device) component and a substrate is extracted from data of a logic circuit diagram of the substrate with the FPGA/PLD component mounted, and the pin assignment information is used to prepare a pin correspondence table for regulating the pin assignment of the FPGA/PLD component on the substrate.例文帳に追加

ＦＰＧＡ／ＰＬＤ部品を搭載した基板の論理回路図のデータからＦＰＧＡ／ＰＬＤ部品及び基板のピンアサイン情報を抽出し、このピンアサイン情報を用いて基板上におけるＦＰＧＡ／ＰＬＤ部品のピンアサインを規定するピン対応表を作成する。 - 特許庁

The period length measuring device comprising the pseudo random number generation part 22 and a period length measurement part of the state transition analysis part 23 with FPGAs (field programmable gate arrays), can measure the period length at high speed.例文帳に追加

さらに、周期長計測装置として、疑似乱数発生部２２及び状態遷移解析部２３の周期長計測部をＦＰＧＡで構成することにより周期長を高速に計測できる。 - 特許庁

This device is provided with a field programmable gate array 11 which is rewritable in on-board state, is provided with a main function as a programmable controller and performs processing to a sequence instruction and a microprocessor 3 which has a network interface function executable parallelly with the operation of the main function of the programmable controller and performs processing to a microprocessor instruction besides a sequence instruction.例文帳に追加

オンボードにて書替え可能であり、プログラマブルコントローラとしての主要機能を備え、シーケンス命令に対する処理を行うフィールドプログラマブルゲートアレイ１１と、前記プログラマブルコントローラとしての主要機能の動作と並列的に実行可能なネットワークインタフェース機能を有し、前記シーケンス命令以外のマイクロプロセッサ命令に対する処理を行うマイクロプロセッサ３を備える。 - 特許庁

Control boards CB1-CBn each are mounted with FPGA (Field Programmable Gate Array) 1-FPGA m that are lower layer devices controlled from an upper layer device, and configured by one group of the lower layer devices, and have the same configuration.例文帳に追加

制御基板ＣＢ１〜ＣＢｎは、上位層デバイスからの制御を受ける下位層デバイスであるＦＰＧＡ１〜ＦＰＧＡｍを搭載しており、下位層デバイスの１つのグループで構成され、何れも同じ構成を有している。 - 特許庁

In the case of performing logic compiling, a switch 160 is switched over, a compile program is loaded onto a logic device FPGA(field programmable gate array) 120 from a memory 140, and design data stored in a magnetic disk 150 are applied to the logic device FPGA 120 through a memory 170.例文帳に追加

論理コンパイルを行う場合、スイッチ１６０を切換え、メモリ１４０よりコンパイルプログラムを論理デバイスＦＰＧＡ１２０にロードし、磁気デイスク１５０に格納された設計データをメモリ１７０を介して論理デバイスＦＰＧＡ１２０に印加する。 - 特許庁

In addition, circuit data to an FPGA (field programmable gate array) 112 on the target board 101 is changed and an external interface for connecting the target board 101 and an external input/output device 103 is controlled through a network 106.例文帳に追加

また、ターゲットボード１０１上のＦＰＧＡ１１２に対する回路データの変更と、ターゲットボード１０１と外部入出力装置１０３を接続する外部インターフェースの制御を、ネットワーク１０６を介して行えるようにする。 - 特許庁

To provide a logic verification device allowing correct logic operation even if data of transfer cycle delay are present between FPGAs (Field Programmable Gate Arrays) when mounting large-scale logic in the plurality of FPGAs and performing verification at high speed.例文帳に追加

大規模な論理を複数のＦＰＧＡに搭載して、高速に検証をおこなう場合において、ＦＰＧＡ間に転送サイクル遅れのデータが存在しても、正しい論理動作を実現できる論理検証装置を提供する。 - 特許庁

To realize low power consumption and a high speed operation by suitably controlling the operation mode of the basic logic cell circuit and connection switch circuit of a field programmable gate array in accordance with the operating condition of each basic logic cell circuit when constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路および結線スイッチ回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御して、低消費電力化と動作の高速化を行う。 - 特許庁

To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

The integrated circuit device consisting of function blocks 11-14 and a glue logic operating the function blocks 11-14 in parallel coordination, is provided with a field programmable gate array FPGA 15 that interconnects the function blocks 11-14 and part or all of the glue logic.例文帳に追加

複数の機能ブロック１１〜１４と、機能ブロック１１〜１４を並列に協調して動作させるグルー・ロジック（ＧＬＵＥ ＬＯＧＩＣ）とからなる集積回路装置において、機能ブロック１１〜１４間およびグルー・ロジックの一部または全部を相互接続するＦＰＧＡ１５を備える。 - 特許庁

At the time of initialization, configuration data prepared for all areas of the configuration memory (RAM) 153 built in the field programmable gate array(FPGA) 150 and previously stored in a file storage device 140 are downloaded to the RAM 153 through a system memory 120 and then only configuration data necessary for data processing are downloaded to a part of the RAM 143.例文帳に追加

初期化時に、ファイル記憶装置１４０に予め格納されているフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）１５０内のコンフィグレーション用メモリ（ＲＡＭ）１５３全領域分のコンフィグレーション・データを、システムメモリ１２０を介してＲＡＭ１５３にダウンロードし、その後、データ処理に必要なコンフィグレーション・データのみをＲＡＭ１５３の一部にダウンロードする。 - 特許庁

This integrated circuit device is composed of a bus, at least two units connected with the bus and a monitoring circuit 150 configured to monitor transactions between at least two units through the bus and store transaction information in the FPGA (Field Programmable Gate Array) embedded memory 151 and store bus monitoring information in the FPGA embedded memory at an FPGA design step during SoC design.例文帳に追加

本発明の集積回路装置はバスと、バスと連結された少なくとも二つの装置と、バスを通じた少なくとも二つの装置の間のトランザクションを観察し、トランザクション情報をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）エンベデットメモリに貯蔵するモニタリング回路とを含み、ＳｏＣ設計の時、ＦＰＧＡ設計段階でＦＰＧＡエンベデットメモリにバスモニタリング情報を貯蔵することができる。 - 特許庁