「instruction word length」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a microprocessor capable of defining many kinds of instructions without increasing circuit scale, even if instruction word length is relatively short.例文帳に追加

比較的命令語長が短くても、多くの種類の命令を定義することができるマイクロプロセッサを、回路規模を増大させることなく実現する。 - 特許庁

An initialization program 72 for carrying out initialization processing of the peripheral device 10 is to have the instruction word length that can be executed by the CPU 2.例文帳に追加

そして周辺デバイス１０の初期化処理を行う初期化プログラム７２はＣＰＵ２が実行可能な命令語長とする。 - 特許庁

For a fixed-length VLIW system, a function unit to process a basic instruction and an accumulator used for the processing can mechanically be specified from the storage location (slot) of the basic instruction in an instruction word.例文帳に追加

固定長ＶＬＩＷ方式の場合は、基本命令の命令語内での格納位置（スロット）から、当該命令を処理する機能ユニットおよびその処理に供されるアキュムレータを機械的に特定可能である。 - 特許庁

To provide an instruction processing method that is suitable to the language processing system of a processor in which an instruction issue width is different on the basis of a variable-length very long instruction word architecture.例文帳に追加

可変長の超長命令語アーキテクチャに基づいて命令発行幅が異なるプロセッサの言語処理系に適した命令処理方法を提供する。 - 特許庁

The instruction word length of the branching instruction including the instruction processed as the operand is outputted to a program counter 8, the address of the program counter 8 is updated and a queue buffer 2 is not flashed at the branching instruction (BJMP).例文帳に追加

前記オペランドとして処理した命令を含む当該分岐命令の命令語長をプログラムカウンタ８に出力してプログラムカウンタ８のアドレスを更新させるとともに、この分岐命令（ＢＪＭＰ）のときはキューバッファ２のフラッシュを行わない。 - 特許庁

To achieve the efficiency of instruction execution by accurately determining the presence/absence of register interference with respect to instructions whose data word length is different, and appropriately adjusting the issue timing of the following instruction in a vector processing circuit.例文帳に追加

本実施例に係るベクトル処理回路は、データ語長が異なる命令に対してレジスタ干渉の有無の判定を正確に行い、後続命令の発行タイミングを適切に調整し、命令実行の効率化を図ることを目的とする。 - 特許庁

To make it possible to control the conditional execution of many succeeding instructions by an execution control instruction having short word length in order to suppress a branch hazard in an information processor for executing the pipeline processing of an instruction.例文帳に追加

命令をパイプライン処理する情報処理装置において、分岐ハザードの抑制のために、短い語長の実行制御命令で多くの後続命令の条件付き実行を制御できるようにする。 - 特許庁

For a variable-length VLIW system, on the other hand, a function unit which is not allocated to another basic instruction in the same instruction word yet is selected out of function units which are capable of processing of basic instructions of the kind and allocated.例文帳に追加

可変長ＶＬＩＷ方式の場合は、その種別の基本命令を処理できる機能ユニットの中から、同一命令語内の他の基本命令にまだ割り当てられていないものを一つ選んで割り当てる。 - 特許庁

A ROM 1 has a plurality of areas of data width matched with the number of bits of a data bus 11 and an instruction word constituted of one or more words of which the maximum word length is shorter than fixed data width is arrayed in each area without free bits.例文帳に追加

ＲＯＭ１は、データバス１１のビット数に一致したデータ幅の領域を複数有し、各領域に、最大語長が固定されデータ幅よりも短いワード長の１つ以上のワードによって構成される命令語が空きビットなく配列される。 - 特許庁

To reduce capacity of a program and to execute command execution at high speed in a microcontroller capable of processing instruction codes and data as a compressed code having a short word length.例文帳に追加

命令コードおよびデータを語長の短い圧縮コードとして処理可能なマイクロコントローラにおいて、プログラムの容量を小さくし、かつ命令実行を高速に行う。 - 特許庁

The instruction tracing words have prescribed length and respectively represent a series of tracing events which correspond to a combination of the performance of one or more program instructions and one or more tracing events except the performance of a program instruction word.例文帳に追加

命令トレースワードは所定の長さを有し、それぞれが１つあるいはそれ以上のプログラム命令の実行とプログラム命令ワードの実行以外の１つあるいはそれ以上のトレース事象との組み合わせに対応する一連のトレース事象を表す。 - 特許庁

An extended arithmetic operation for GF (2m) is made to be executable by adding a word length of a processor or a GF (2m) extended arithmetic operation part of a multiple length thereof to an arithmetic operation part of an arithmetic processor, and taking similar executing procedures to those of an instruction provided in the original processor.例文帳に追加

演算プロセッサの演算部にプロセッサのワード長、もしくはその倍数長のＧＦ（２^m）拡張演算部を付加して、元の演算プロセッサに備わる命令の実行手続きと同様の手続きによりＧＦ（２^m）用拡張演算が実行できるようにする。 - 特許庁

A flag processor instruction which uses the variable word length memory enables a low-cost efficient process and a flag memory, a status test flag, and a latched condition state can directly be referred to.例文帳に追加

可変ワード長メモリを利用するフラグプロセッサ命令セットにより、低コストで効率的な論理処理が可能となり、フラグメモリ、ステータステストフラグ、およびラッチされた条件状態に対する直接の参照を行うことができる。 - 特許庁