「memory-test」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Therefore, a common test pattern can be used in order to test a regular memory cell and a parity memory cell, and the test cost can be reduced.例文帳に追加

このため、レギュラーメモリセルおよびパリティメモリセルを試験するために共通の試験パターンを使用でき、試験コストを削減できる。 - 特許庁

To make a mutual interference test between memory blocks easy.例文帳に追加

メモリブロック間の相互干渉試験を容易にする。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY AND ITS TEST METHOD例文帳に追加

不揮発性半導体記憶装置とその検査方法 - 特許庁

SEMICONDUCTOR MEMORY, AUXILIARY DEVICE, AND TEST DEVICE例文帳に追加

半導体記憶装置、補助装置および試験装置 - 特許庁

SEMICONDUCTOR MEMORY DEVICE AND SELF-TEST METHOD OF THE SAME例文帳に追加

半導体記憶装置及びその自己テスト方法 - 特許庁

INTEGRATED CIRCUIT INCORPORATING MEMORY AND TEST METHOD FOR THE SAME例文帳に追加

メモリ搭載集積回路およびそのテスト方法 - 特許庁

TESTING APPARATUS, PROGRAM, MEMORY MEDIUM, AND TEST METHOD例文帳に追加

試験装置、プログラム、記憶媒体、および、試験方法 - 特許庁

TEST SYSTEM AND MANUFACTURING METHOD FOR NONVOLATILE MEMORY例文帳に追加

不揮発性メモリの試験システムおよび製造方法 - 特許庁

RELIABILITY TEST METHOD OF FERROELECTRIC MEMORY APPARATUS例文帳に追加

強誘電体メモリ装置の信頼性試験方法 - 特許庁

An address AD generated for a memory access test is input to memory test devices TST and WS.例文帳に追加

メモリアクセス試験のために生成されたアドレスＡＤがメモリ試験装置ＴＳＴ、ＷＳに入力される。 - 特許庁

To test a memory while suppressing increment of circuit scale.例文帳に追加

回路規模の増加を抑え、メモリの検査を行う。 - 特許庁

To provide a memory test device which can achieve a high-speed memory test while suppressing cost increase.例文帳に追加

コストの上昇を抑えつつ高速なメモリの試験を行うことができるメモリ試験装置を提供する。 - 特許庁

a syllable used in a memory test, called nonsense syllable 例文帳に追加

記憶実験のために作られた意味のない綴り - EDR日英対訳辞書

Memory cells for test between bit lines 6 and 7 have the same structure as the memory cell 3 for test.例文帳に追加

ビット線６，７間のテスト用のメモリセルは全てテスト用のメモリセル３と同様の構造となっている。 - 特許庁

To provide a flash memory test system shortening a test time and an electric test method using that.例文帳に追加

検査時間を短縮するフラッシュメモリテスタ及びこれを利用した電気的検査方法を提供する。 - 特許庁

To provide a semiconductor memory device capable of shortening test time and reducing test cost, and to provide a test method therefor.例文帳に追加

テスト時間およびテストコストを低減できる半導体記憶装置およびそのテスト方法を提供する。 - 特許庁

To increase working efficiency of test work by a test program, and to reduce memory capacity for the test work.例文帳に追加

テストプログラムによるテスト作業の作業効率を高め、テスト作業用のメモリ容量を少なくすること。 - 特許庁

CHARGE GAIN STRESS TEST CIRCUIT FOR NON-VOLATILE MEMORY AND CHARGE GAIN STRESS TEST METHOD例文帳に追加

不揮発性メモリの電荷利得ストレステスト回路及び電荷利得ストレステスト方法 - 特許庁

OPERATION VERIFYING METHOD FOR MEMORY TEST PATTERN, SEMICONDUCTOR TEST DEVICE, AND SEMICONDUCTOR DEVICE例文帳に追加

メモリテストパターンの動作検証方法、半導体試験装置、及び半導体装置 - 特許庁

TEST DEVICE FOR FERROELECTRIC MEMORY, TEST METHOD, CONTROL PROGRAM, AND RECORDING MEDIUM例文帳に追加

強誘電体メモリの検査装置、検査方法、制御プログラム及び記録媒体 - 特許庁

To provide a test method and a test device testing a flash memory in a short time.例文帳に追加

フラッシュメモリを短時間に試験する試験方法と、試験装置を提供する。 - 特許庁

To surely perform a memory test of a serial memory device with simple constitution, in a memory test apparatus testing a semiconductor memory device.例文帳に追加

本発明は、半導体メモリデバイスを試験するメモリ試験装置に関し、シリアル・メモリデバイスのメモリ試験を簡単な構成で確実に実施できるようにする。 - 特許庁

ALGORITHM PATTERN GENERATOR FOR MEMORY ELEMENT TEST, AND MEMORY TESTER USING SAME例文帳に追加

メモリ素子テストのためのアルゴリズムパターン生成器及びこれを用いたメモリテスタ - 特許庁

FERROELECTRIC MEMORY, MANUFACTURE OF FERROELECTRIC MEMORY, AND TEST METHOD FOR FERROELECTRIC MEMORY例文帳に追加

強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法 - 特許庁

MEMORY TEST DEVICE, AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

メモリ検査装置および半導体集積回路装置 - 特許庁

TEST CIRCUIT AND SEMICONDUCTOR MEMORY USING THE SAME例文帳に追加

試験回路及びそれを用いた半導体記憶装置 - 特許庁

EARLY DEGRADATION DETECTION IN FLASH MEMORY USING TEST CELLS例文帳に追加

テストセルを用いたフラッシュメモリの劣化の早期検出 - 特許庁

TEST SYSTEM FOR ADDRESS MULTIPLEXER MEMORY WITH SERIAL ACCESS FUNCTION例文帳に追加

シリアルアクセス機能付きアドレスマルチプレクサメモリのテスト方式 - 特許庁

To easily verify the propriety of a memory test tool.例文帳に追加

メモリのテストツールの正当性を簡易に検証する。 - 特許庁

TEST CIRCUIT AND TESTING METHOD OF SEMICONDUCTOR MEMORY例文帳に追加

半導体記憶装置のテスト回路およびテスト方法 - 特許庁

TEST METHOD FOR CONSTITUTION ELEMENTS OF SEMICONDUCTOR MEMORY例文帳に追加

半導体メモリー構成要素の試験のための方法 - 特許庁

A nonvolatile memory for a test method is provided with a memory array having memory cells and a redundant memory array having redundant memory cells.例文帳に追加

テスト方法の対象になる不揮発性メモリは、メモリセルを有するメモリアレイと、冗長メモリセルを有する冗長メモリアレイとを備えている。 - 特許庁

To provide a memory test device and a memory test method which determines a memory to be faulty, only when an error exists in confidential information data.例文帳に追加

機密情報データに誤りがある場合にのみメモリが不良と判定するメモリ検査装置及びメモリ検査方法を提供すること。 - 特許庁

In the hub, memory module, memory system and reading method and writing method, test writing and test reading can be carried out on all the memory modules, memory devices and memory units by bypassing identification information on the memory modules, memory devices and memory units in a test mode.例文帳に追加

ハブ、メモリモジュール、メモリシステム、及びこれについての読み込み方法及び書き込み方法は、テストモードである時には、メモリモジュール、メモリ装置、乃至メモリユニット識別情報を無視することにより、全てのメモリモジュール、メモリ装置、乃至メモリユニットにテスト書き込み又はテスト読み込みを行うことができる。 - 特許庁

In this memory test circuit, two test routes are used, that is, a direct memory BIST mode and a redundancy memory BIST mode in order to expand a test range.例文帳に追加

本発明のメモリテスト回路では、テスト範囲を拡大するために、ダイレクトメモリＢＩＳＴモードとリダンダンシメモリＢＩＳＴモードとの２つのテスト経路を実現している。 - 特許庁

TEST METHOD FOR MICROCOMPUTER WITH NON-VOLATILE SEMICONDUCTOR MEMORY LOADED THEREON例文帳に追加

不揮発性半導体メモリ搭載マイコンの検査方法 - 特許庁

AND FAIL DETECTING CIRCUIT, AND SEMICONDUCTOR MEMORY TEST DEVICE例文帳に追加

アンドフェイル検出回路及び半導体メモリ試験装置 - 特許庁

To speed up multi-bit test of a semiconductor memory device.例文帳に追加

半導体記憶装置のマルチビットテストを高速化する。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE PROVIDED WITH BUILT-IN PARALLEL TEST CIRCUIT例文帳に追加

ビルト—インパラレルテスト回路を備えた半導体メモリ装置 - 特許庁

A program counter 108 for test stores the address of the memory 117.例文帳に追加

テスト用プログラムカウンタ108は、メモリ117のアドレスを格納する。 - 特許庁

FERRO-DIELECTRIC MEMORY DEVICE INCLUDING ON-CHIP TEST CIRCUIT例文帳に追加

オン—チップテスト回路を備えた強誘電体メモリ装置 - 特許庁

SEMICONDUCTOR MEMORY, AND METHOD FOR SETTING TEST MODE FOR THE SAME例文帳に追加

半導体記憶装置及びそのテストモード設定方法 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND ITS TEST METHOD例文帳に追加

不揮発性半導体記憶装置およびその検査方法 - 特許庁

NON-VOLATILE SEMICONDUCTOR MEMORY AND ITS TEST METHOD例文帳に追加

不揮発性半導体記憶装置及びその検査方法 - 特許庁

SEMICONDUCTOR MEMORY DEVICE AND METHOD OF PERFORMING DATA REDUCTION TEST例文帳に追加

半導体記憶装置、およびデータ縮約テスト方法 - 特許庁