「memory-test」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a test pattern generation managing system for easy storing and managing of the test pattern of a semiconductor memory, and to provide a test pattern generation management method for the semiconductor memory.例文帳に追加

半導体メモリのテストパターンの保存及び管理が容易なテストパターン生成管理システムおよび半導体メモリのテストパターン生成管理方法を提供する。 - 特許庁

The test aid device comprises a test pattern memory memorizing a plurality of test pattern data corresponding to a plurality of test items, and a test pattern signal generator which writes test pattern data selected from among a plurality of the test pattern data.例文帳に追加

テスト補助装置は、複数のテスト項目に対応した複数のテストパターンデータを記憶するテストパターンメモリと、複数のテストパターンデータの中から選択されたテストパターンデータを書き込テストパターン信号発生器を有する。 - 特許庁

Consequently, as a test time can be shortened and a test can be performed by an inexpensive test system having no fail memory, a test cost of a non- volatile semiconductor memory can be reduced.例文帳に追加

この結果、テスト時間が短縮でき、また、フェイルメモリを持たない安価なテストシステムでテストを行うことが可能となるため、不揮発性半導体メモリのテストコストを削減できる。 - 特許庁

To realize a memory test circuit capable of changing test contents by adding necessary minimum external terminals for a test and a circuit.例文帳に追加

必要最低限のテスト用外部端子と回路追加により、テスト内容が変更可能なメモリのテスト回路を実現する。 - 特許庁

To effectively carry out a memory test at a low cost for a semiconductor device, including a semiconductor memory.例文帳に追加

半導体メモリを含む半導体装置におけるメモリテストを低コストで、効率よく行う。 - 特許庁

SEMICONDUCTOR DEVICE WHICH INCORPORATES MEMORY CHIP AND LOGIC CHIP, AND IN WHICH TEST OF MEMORY CHIP CAN BE PERFORMED例文帳に追加

メモリチップとロジックチップとを搭載し，メモリチップの試験を可能にした半導体装置 - 特許庁

MEMORY CIRCUIT WITH REDUNDANT MEMORY CELL ARRAY SIMPLE IN SHIPPING TEST AND REDUCED IN ELECTRIC POWER CONSUMPTION例文帳に追加

出荷試験が簡単で消費電力を削減した冗長メモリセルアレイ付きメモリ回路 - 特許庁

To efficiently and inexpensively perform a memory test in a semiconductor device that includes a semiconductor memory.例文帳に追加

半導体メモリを含む半導体装置におけるメモリテストを低コストで、効率よく行う。 - 特許庁

To provide a semiconductor memory device in which the test time of a mounted memory can be shortened.例文帳に追加

搭載されたメモリのテスト時間を短縮できる半導体記憶装置を提供する。 - 特許庁

FAIL INFORMATION TAKE-IN DEVICE, TEST DEVICE FOR SEMICONDUCTOR MEMORY, AND ANALYZING METHOD FOR SEMICONDUCTOR MEMORY例文帳に追加

フェイル情報取り込み装置、半導体メモリ試験装置及び半導体メモリ解析方法 - 特許庁

PROCESSING SYSTEM FOR TEST AND COPY AGAINST REMOTE MEMORY IN DISTRIBUTED MEMORY-TYPE PARALLEL COMPUTER例文帳に追加

分散メモリ型並列計算機におけるリモートメモリに対するテストアンドコピーの処理方式 - 特許庁

NAND FLASH MEMORY TEST STRUCTURE AND MEASURING METHOD FOR NAND FLASH MEMORY CHANNEL VOLTAGE例文帳に追加

ＮＡＮＤフラッシュメモリテスト構造及びＮＡＮＤフラッシュメモリチャネル電圧測定方法 - 特許庁

As the result, a test condition of each memory cell can be equalized without depending on the position of the memory cell.例文帳に追加

この結果、各メモリセルの試験条件をメモリセルの位置に依存せず同一にできる。 - 特許庁

A memory circuit stops application of write-in voltage to the memory cell during the test period, and applies wrote-in voltage to the memory cell after finish of the test period.例文帳に追加

記憶回路は、テスト期間中にメモリセルへの書き込み電圧の印加を停止し、テスト期間終了後に書き込み電圧をメモリセルに印加する。 - 特許庁

To provide a ferroelectric memory device in which test data written are into all memory cells at high speed with write conditions being uniform for all of the memory cells to perform a test.例文帳に追加

全メモリセルに均等な書き込み条件でテストデータを高速に書き込んで試験を行うことを可能とした強誘電体メモリ装置を提供する。 - 特許庁

The BIST unit writes test data in the memory, and by comparing the test data output from the memory with expected data, determines a failure cell address in the memory.例文帳に追加

ＢＩＳＴ部はメモリにテストデータを書き込み、メモリから出力されるテストデータと予想データとを比較してメモリ内部の欠陥セルアドレスを判断する。 - 特許庁

To provide a semiconductor memory test pattern forming method by which an accurate semiconductor memory test pattern can be made based on semiconductor memory designer's semiconductor memory test specifications and its verification is facilitated and the semiconductor memory test specifications can also be formed.例文帳に追加

半導体メモリ設計者の半導体メモリ試験仕様にもとづいて正確な半導体メモリ試験パターンを作成することができ、その検証を容易になし得ると共に、半導体メモリ試験仕様書も生成することができる半導体メモリ試験パターンの作成方法を提供する。 - 特許庁

If the same test process existed in the past, corresponding test conditions are stored in the test condition memory section 13, the test process is implemented, and the process history of the test conditions is stored in an implementation state memory section 15 after the completion of the test process.例文帳に追加

過去に同一の試験処理があれば、対応する試験条件を試験条件記憶部１３に保持させ、試験処理を実行し、試験処理終了後に、実行状況記憶部１５にこの試験条件の処理履歴を記憶する。 - 特許庁

REWRITING DURABILITY TEST METHOD OF NONVOLATILE SEMICONDUCTOR MEMORY APPARATUS例文帳に追加

不揮発性半導体記憶装置の書き換え耐久試験方法 - 特許庁

SEMICONDUCTOR MEMORY AND TEST METHOD THEREOF例文帳に追加

半導体記憶装置およびこの半導体記憶装置の試験方法 - 特許庁

FERROELECTRIC SEMICONDUCTOR MEMORY OF WHICH TEST TIME IS SHORTENED例文帳に追加

試験時間を短縮した強誘電体半導体記憶装置 - 特許庁

MEMORY ERROR CORRECTION AND DETECTION CIRCUIT TEST SYSTEM AND TESTING METHOD例文帳に追加

メモリ誤り訂正・検出回路試験システムおよび試験方法 - 特許庁

MAGNETIC RESISTANCE RANDOM ACCESS MEMORY, ITS WRITING METHOD AND TEST METHOD例文帳に追加

磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法 - 特許庁

SEMICONDUCTOR DEVICE, SEMICONDUCTOR MEMORY, AND TEST MODE ENTRY METHOD例文帳に追加

半導体装置、半導体記憶装置及びテストモードエントリー方法 - 特許庁

To independently test a memory chip directly from the outside.例文帳に追加

外部から直接メモリチップの単独テストが行えるようにする。 - 特許庁

SEMICONDUCTOR TEST APPARATUS FOR DETECTING FAIL OF BUILT-IN MEMORY例文帳に追加

内蔵メモリのフェイルを検出するための半導体テスト装置 - 特許庁

METHOD FOR SCREENING TEST COMPOUND TOWARD MEMORY DETERIORATION例文帳に追加

記憶能力の減退に対する被検化合物のスクリーニング方法 - 特許庁

SEMICONDUCTOR MEMORY INCORPORATING ECC CIRCUIT AND ITS TEST METHOD例文帳に追加

ＥＣＣ回路搭載半導体記憶装置及びその検査方法 - 特許庁

TEST METHOD FOR SEMICONDUCTOR MEMORY, MICROCOMPUTER, AND ELECTRONIC EQUIPMENT例文帳に追加

半導体記憶装置のテスト方法、マイクロコンピュータ及び電子機器 - 特許庁

TEST MODE CONTROLLER USING NONVOLATILE FERROELECTRIC MEMORY例文帳に追加

不揮発性強誘電体メモリを利用したテストモード制御装置 - 特許庁

To provide a semiconductor memory of which the test time is short.例文帳に追加

テスト時間が短くて済む半導体記憶装置を提供する。 - 特許庁

FLASH MEMORY DEVICE PROVIDED WITH REDUNDANCY SELECTION CIRCUIT AND TEST METHOD例文帳に追加

リダンダンシ選択回路を備えたフラッシュメモリ装置及びテスト方法 - 特許庁

To provide a memory test circuit which can perform surely a high speed test of a whole user circuit including an on-chip-memory in a short time.例文帳に追加

オンチップメモリを含むユーザ回路全体の高速テストを短時間で確実に行うことができるメモリテスト回路を提供する。 - 特許庁

To shorten a test time by performing incorporated self-test in a semiconductor memory having a memory cell array storing parity data.例文帳に追加

パリティデータを記憶するメモリセルアレイを有する半導体メモリにおいて、組み込み自己検査を実施し、試験時間を短縮する。 - 特許庁

The semiconductor device 10 is provided with a test terminal 16 for outputting a signal (TEST) for prestarting a test of the memory interface 11 differently from the command signal.例文帳に追加

半導体装置１０は、コマンド信号とは別に、予めメモリインターフェイス１１の試験を開始させる信号（TEST）を出力するテスト端子１６を備える。 - 特許庁

A self-test controller 10 is responsive to scanned in self-test instructions to carry out test operations including generating a sequence of memory addresses that are specified by the self-test instruction.例文帳に追加

自己テスト・コントローラ１０は取り込まれた自己テスト命令に応答して、自己テスト命令が指定する、一連のメモリ・アドレスの生成を含むテスト動作を行う。 - 特許庁

To reduce the number of test patterns and a test time in a test of a memory of a RAM and the like incorporated in a LSI, and to enable a test by actual operation speed.例文帳に追加

ＬＳＩに内蔵されたＲＡＭ等のメモリのテストにおけるテストパターン数およびテスト時間を削減し、また実動作スピードによるテストを可能とする。 - 特許庁

The test device body 10 includes a test memory 13 stored to correspond to the test results of DUT 30 and the related information related to the test results.例文帳に追加

試験装置本体１０は、ＤＵＴ３０の試験結果と、この試験結果に関連する関連情報とを対応させて記憶する試験メモリ１３を備える。 - 特許庁

The self-test controller 10 is responsive to scanned-in self-test instructions to carry out test operations including generating a sequence of memory addresses that is predertermined by the self-test instruction.例文帳に追加

自己テスト・コントローラ１０は取り込まれた自己テスト命令に応答して、自己テスト命令が指定する、一連のメモリ・アドレスの生成を含むテスト動作を行う。 - 特許庁

A flash memory 101 is set to a test mode by setting a test pad TP to a L level.例文帳に追加

テストパッドＴＰをＬレベルに設定することによってフラッシュメモリ１０１はテストモードにセットされる。 - 特許庁

Disclosed is a test system including at least 100 flash memory devices and a mass test board.例文帳に追加

少なくとも１００個のフラッシュメモリ・デバイスおよびマス・テスト・ボードを含むテスト・システムを開示する。 - 特許庁

To realize a memory test system which can improve throughput when testing a device under test.例文帳に追加

被試験デバイスのテスト時のスループットを向上することのできるメモリテストシステムを実現すること。 - 特許庁

To provide a semiconductor memory device including a test circuit for reducing test time.例文帳に追加

本発明は、テスト時間を減少させるテスト回路を含む半導体メモリ装置を提供する。 - 特許庁

To provide a flash memory device wherein time required for a stress test can be reduced and to provide a stress test method.例文帳に追加

ストレステスト時間を減らすことができるフラッシュメモリ装置とそのストレステスト方法を提供する。 - 特許庁

To provide a semiconductor memory device and its test method capable of simplifying the stress test.例文帳に追加

ストレステストを簡略化出来る半導体記憶装置及びそのテスト方法を提供すること。 - 特許庁