「memory-test」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a scan test method for reducing the number of test patterns (the number of clocks), memory capacity and a processing period of time required for a scan test.例文帳に追加

スキャンテストに必要なテストパタン数（クロック数）、メモリ容量及び処理時間を削減可能なスキャンテスト方法を提供する。 - 特許庁

To provide a test connector for nonvolatile semiconductor memory devices, which has improved test efficiency and allows the test result to be read out.例文帳に追加

テスト効率の向上及びテスト結果の読み出しが可能な不揮発性半導体記憶装置のテスト接続体を提供する。 - 特許庁

To provide a semiconductor memory provided with a memory unit storing an address of a memory cell having an error and for which a memory cell test is performed, and to reduce a demand for a memory of a memory unit as far as possible.例文帳に追加

エラーを有するメモリセルのアドレスを記憶する前述のメモリユニットを備えたメモリセルテストにかけられる半導体メモリを提供し、メモリユニットのメモリ需要を可能な限り小さくする。 - 特許庁

To provide a memory test device and a memory test method which enable parts where quality decision can be omitted to be set individually for each memory to be tested in parallel and thereby shortening the test time.例文帳に追加

並列に試験される被試験メモリ毎に良否判定を省略する箇所を個別に設定可能とすることで、試験時間の短縮を図ることができるメモリ試験装置及び方法を提供する。 - 特許庁

To provide a memory test method for a semiconductor integrated circuit in which a testing cost is reduced without providing an exclusive circuit for a memory test to perform a self-test of a memory incorporated in a semiconductor integrated circuit.例文帳に追加

半導体集積回路に内蔵されたメモリの自己テストのためにメモリテスト専用回路を設けることなく、低コスト化を図った半導体集積回路のメモリテスト方法を提供する。 - 特許庁

To provide a semiconductor memory device in which a test time is shortened without increasing the number of terminals when a write-in mask function test is performed using a memory test (DMA).例文帳に追加

メモリテスト（ＤＭＡ）を使用して書き込みマスク機能テストを行う際に、端子数を増加させずテスト時間を短縮した半導体記憶装置を提供する。 - 特許庁

To provide a flash memory device and a test method in which a test time and a test cost can be reduced and a redundant memory cell can be tested, without requiring the other circuit.例文帳に追加

別途の回路を不要にして、かつテスト時間とテストコストを削減してリダンダントメモリセルをテストすることができるフラッシュメモリ装置およびテスト方法を提供すること。 - 特許庁

To test a memory being operated at higher speed by a test apparatus generating a reference clock of low speed in a memory test method.例文帳に追加

本発明はメモリ試験方法に関し，低速度の基準クロックを発生する試験装置により高速で動作するメモリの試験を行うことを可能にすることを目的とする。 - 特許庁

To provide a semiconductor memory test apparatus in which a test result can be referred to properly in the midst of the test without providing a log memory of a large capacity and which is inexpensive and can be constituted simply.例文帳に追加

大容量のログメモリを設けることなく、試験途中でテスト結果を適宜参照でき、安価かつ簡単に構成できる半導体メモリ試験装置を提供する。 - 特許庁

A function library storage memory 212 stores calculation expressions corresponding to each of algorithms of a memory test.例文帳に追加

関数ライブラリ格納メモリ２１２は、メモリ試験の各アルゴリズムに対応する各計算式を記憶する。 - 特許庁

To provide a method and device for testing memory for shortening an erase test of non-volatile memory.例文帳に追加

不揮発性メモリの消去試験を短縮するメモリ試験方法及び装置を提案する。 - 特許庁

METHOD FOR TESTING MEMORY MODULE IN TRANSPARENT TRANSMISSION MODE AND HUB OF MEMORY MODULE FOR EXECUTING TEST例文帳に追加

透過伝送モードでメモリモジュールをテストする方法及びこれを実行するためのメモリモジュールのハブ。 - 特許庁

INTEGRATED CIRCUIT HAVING FUNCTION TESTING MEMORY USING VOLTAGE FOR STRESS AND ITS MEMORY TEST METHOD例文帳に追加

ストレス用電圧を用いてメモリをテストする機能を有する集積回路及びそのメモリテスト方法 - 特許庁

At least one test magnetic memory cell (530) is also included in this device.例文帳に追加

この装置は、さらに、少なくとも１つのテスト磁気メモリセル(530)を含む。 - 特許庁

To shorten the test time (failure analysis time) of a semiconductor memory.例文帳に追加

半導体メモリの試験時間（不良解析時間）を短縮すること。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE, ITS RELIEVING METHOD , AND TEST METHOD例文帳に追加

半導体記憶装置およびその救済方法並びにテスト方法 - 特許庁

SEMICONDUCTOR MEMORY DEVICE AND TEST PATTERN DATA GENERATING METHOD FOR THE DEVICE例文帳に追加

半導体メモリ装置およびこの装置のテストパターンデータ発生方法 - 特許庁

BOARD FOR TESTING SEMICONDUCTOR MEMORY, TEST METHOD, AND MANUFACTURING METHOD例文帳に追加

半導体メモリのテスト用ボードおよびテスト方法並びに製造方法 - 特許庁

METHOD AND APPARATUS OF PROGRAMMABLE MEMORY BUILT-IN SELF TEST (MBIST)例文帳に追加

プログラマブル・メモリ・ビルト・イン・セルフ・テスト（ＭＢＩＳＴ）の方法及び装置 - 特許庁

To provide a semiconductor memory device for reducing parallel test time.例文帳に追加

パラレルテスト時間を短縮できる半導体記憶装置を提供する。 - 特許庁

CIRCUIT FOR REDUCING TEST TIME AND SEMICONDUCTOR MEMORY DEVICE COMPRISING THE CIRCUIT例文帳に追加

テスト容易化回路および当該回路を含む半導体記憶装置 - 特許庁

SEMICONDUCTOR TEST SYSTEM WITH SELF-INSPECTION FUNCTION OF MEMORY REPAIR ANALYSIS例文帳に追加

メモリ補修分析自己検査機能を具えた半導体検査システム - 特許庁

At the time of a test, first, specific data is written in a memory cell array 30.例文帳に追加

テスト時には、まず、メモリセルアレイ３０に特定のデータを書き込む。 - 特許庁

NONVOLATILE MEMORY DEVICE EQUIPPED WITH BUFFER FOR TEST AND TESTING METHOD THEREOF例文帳に追加

テスト用バッファを備えた不揮発性メモリ装置及びそのテスト方法 - 特許庁

To suppress increase of wiring area from a data output terminal of each memory to a test control circuit in an incorporated memory test circuit.例文帳に追加

組み込み型メモリ試験回路において、各メモリのデータ出力端子から試験制御回路までの配線面積の増加を抑制する。 - 特許庁

To provide a semiconductor memory device in which memory tests of a plurality of test patterns are performed and its test time can be shortened.例文帳に追加

複数のテストパターンのメモリテストを実行するとともに、そのテスト時間を短縮することができる半導体記憶装置を提供する。 - 特許庁

To properly test a semiconductor memory even when the waveform of an input signal supplied to the semiconductor memory in a test is not normal.例文帳に追加

試験時に半導体メモリに供給される入力信号の波形が正常でないときにも、半導体メモリを正しく試験する。 - 特許庁

This invention is obtained by improving the test system for sampling the test data from a test result memory in which the test results data of an IC test device for testing a plurality of test objects are stored.例文帳に追加

本発明は、複数の被試験対象の試験を行うＩＣ試験装置による試験結果データが格納される試験結果記憶部から、試験結果データをサンプリングするテストシステムに改良を加えたものである。 - 特許庁

This semiconductor integrated circuit device is provided with a cache BIST controller 204 for performing the function test of a cache memory including a function test unique to a cache memory, and for diagnosing the defective part of the cache memory 202.例文帳に追加

キャッシュメモリ固有の機能テストを含めたキャッシュメモリの機能テストを実行しキャッシュメモリ２０２の不良個所を診断するキャッシュＢＩＳＴコントローラ２０４を設ける。 - 特許庁

To shorten a test time in a rewriting durability test of a nonvolatile semiconductor memory apparatus.例文帳に追加

不揮発性半導体記憶装置の書き換え耐久試験において、試験時間の短縮を課題とする。 - 特許庁

To provide a nonvolatile semiconductor memory device and its self-test method, in which a test time can be shortened.例文帳に追加

テスト時間を短縮できる不揮発性半導体記憶装置及びその自己テスト方法を提供する。 - 特許庁

To improve the test comprehensiveness of a random instruction combination test in a memory sharing type multiprocessor system.例文帳に追加

メモリ共有型マルチプロセッサシステムにおけるランダム命令組合せ試験の試験網羅性を向上させる。 - 特許庁

To provide a test circuit of a decoder, which can perform a test of a decoder without accessing a memory cell.例文帳に追加

メモリセルへアクセスすることなくデコーダのテストを行うことのできる、デコーダのテスト回路を提供する。 - 特許庁

To provide a semiconductor memory in which a test time for performing a leak test can be shortened.例文帳に追加

リークテストを行うためのテスト時間を短縮することが可能な半導体記憶装置を提供する。 - 特許庁

To eliminate a redundant test step in a test of retrieving operation of an associative memory having a priority encoder.例文帳に追加

プライオリティエンコーダを持つ連想メモリの検索動作の検査において、冗長な検査ステップを排除する。 - 特許庁

BURN-IN BOARD, BURN-IN TESTER, BURN-IN TEST METHOD AND MEMORY MEDIUM HAVING STORED BURN-IN TEST PROGRAM THEREON例文帳に追加

バーンインボード、バーンイン試験装置、バーンイン試験方法、及び、バーンイン試験プログラムを記憶した記憶媒体 - 特許庁

For example, a test of the flash memory chip 3 is performed during a data holding period of a hold-test of the SRAM chip 2.例文帳に追加

たとえばＳＲＡＭチップ２のホールドテストのデータ保持期間内にフラッシュメモリチップ３のテストを行なう。 - 特許庁

To enable test contents to be changed even after production without restricting test contents in a built-in self test of a memory.例文帳に追加

メモリの組み込み自己テストにおいて、テスト内容に制限を加えることなく、製品化後にもテスト内容を変更できるようにする。 - 特許庁

To prevent data processing from performing overhead operation in a test of a semiconductor device without providing a test result memory in a semiconductor test device.例文帳に追加

半導体試験装置に試験結果メモリを設けることなく、半導体装置の試験にデータ処理がオーバーヘッドしないようにする。 - 特許庁

A data memory and an analysis part are installed in a test auxiliary device arranged near a test circuit board, and two memory areas are constituted in the data memory, and, while digital test data are stored in one memory area, reading-out for analysis of the digital test data stored beforehand can be executed in the other memory area.例文帳に追加

テスト回路基板の近傍に配置されたテスト補助装置に、データメモリと解析部を設け、データメモリに２つのメモリ区域を構成して、一方のメモリ区域でデジタル試験データの記憶が行われるときに、他方のメモリ区域ですでに記憶されたデジタル試験データの解析のための読み出しを行うようにする。 - 特許庁

Improvement is added on the memory testing device which stores test results of the memory to be tested in a fail memory and counts the number of fails of the fail memory.例文帳に追加

本発明は、被試験メモリの試験結果をフェイルメモリに格納し、このフェイルメモリのフェイル数をカウントするメモリ試験装置に改良を加えたものである。 - 特許庁

To provide a semiconductor memory provided with a built-in test circuit permitting to replace a defective memory cell with a redundant memory cell.例文帳に追加

不良メモリセルを冗長メモリセルで置換することが可能なビルトインテスト回路を備えた半導体記憶装置を提供する。 - 特許庁

When the supply voltage to the memory 103 becomes stable, the controller 101 requests a memory BIST 104 to perform a memory test.例文帳に追加

メモリ１０３への供給電圧が安定したら、コントローラ１０１はメモリＢＩＳＴ１０４に対してメモリテストを要求する。 - 特許庁

SEMICONDUCTOR MEMORY, CIRCUIT SUBSTRATE MOUNTING THIS SEMICONDUCTOR MEMORY, AND CONNECTION AND TEST METHOD OF THIS SEMICONDUCTOR MEMORY例文帳に追加

半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法 - 特許庁

The parallel bit test method includes a step in which the test data are stored in the test data storage section, a step in which the test data and the inverted data of the test data are written in the memory cell array and a step in which decision is made to determine whether the data read from the memory cell array are the same as the test data and their inverted data or not.例文帳に追加

並列ビットテスト方法は、テストデータ貯蔵部にテストデータを貯蔵する段階、メモリセルアレイにテストデータやその反転されたデータをライトする段階、メモリセルアレイから読取りしたリードデータが前記テストデータやその反転されたデータと同じであるかを判断する段階を含む。 - 特許庁