meta- stableの部分一致の例文一覧と使い方
該当件数 : 20件
To prevent false determination by accurately verifying any false operation caused in a meta stable state.例文帳に追加
メタステーブル状態によって発生する誤動作を正確に検証し、誤判定を抑制すること。 - 特許庁
To reduce the occurrence probability of a meta-stable failure in the last selection output of a clock selection circuit.例文帳に追加
クロック選択回路の最終選択出力でのメタステーブルの障害の発生確率を低減する。 - 特許庁
To release asynchronous reset in an object logic circuit block without generating any meta stable state.例文帳に追加
メタステーブル状態を発生させることなく、対象論理回路ブロックにおける非同期リセットを解除する。 - 特許庁
To shorten the function verification time of an asynchronous circuit by reducing the number of times of the function verification of the asynchronous circuit in a meta stable state.例文帳に追加
メタステーブル状態における非同期回路の機能検証回数を減らし、非同期回路の機能検証時間を短縮する。 - 特許庁
Nd-Fe-B-BASED META-STABLE SOLIDIFICATION ALLOY AND NANO-COMPOSITE MAGNET MANUFACTURED BY USING THE SAME, AND METHOD FOR MANUFACTURING THE SAME例文帳に追加
Nd−Fe−B系準安定凝固合金およびそれを用いて製造されるナノコンポジット磁石ならびにこれらの製造方法 - 特許庁
To provide a comparator circuit capable of dramatically improving determination time of a comparison result based on a meta-stable state in the comparator circuit.例文帳に追加
比較回路におけるメタステーブル状態による比較結果の判定時間を、劇的に改善することができる比較回路を提供する。 - 特許庁
To provide a D flip-flop circuit device receiving a clock signal and a data is asynchronously with each other that avoids the production of a meta stable state.例文帳に追加
クロックとデータ入力信号が非同期のD型フリップフロップにおけるメタステーブル状態の発生を回避した回路装置を提供する。 - 特許庁
To provide a synchronization circuit for suppressing the increase of the scale of a meta-stable interruption circuit accompanied with the increase of the number of instructions or addresses.例文帳に追加
命令数あるいはアドレス数の増加に伴うメタステーブル遮断回路の規模の増大を抑制することができる同期化回路を提供する。 - 特許庁
To provide a communication system using switching noise by which an integrated value of the switching noise is properly fetched without being influenced by a meta-stable state.例文帳に追加
スイッチングノイズの積算値をメタステーブルの影響を受けることなく適正に取り込むことが可能なスイッチングノイズを利用した通信装置を提供する。 - 特許庁
At least one of the conformations of the molecules which are mountable at the substrate and are switchable between different stable or meta- stable conformations is generated and (or) stabilized by approaching the substrate.例文帳に追加
本発明の、基板に取り付け可能で、異なる安定または準安定配座間で切り替え可能な分子は、これらの配座のうち、少なくとも1つは、基板に近接することにより発生および(または)安定化される。 - 特許庁
To provide a clock switching system for controlling the transfer of data according to data transmission permission rwo and data reception transmission rro wherein, even when any meta stable state is generated inside, stable data transfer can be always realized by absorbing the influence.例文帳に追加
データ送信許可rwo及びデータ受信許可rroによりデータの転送を制御するクロック乗り換えシステムにおいて、内部でメタステーブルの状態が生じたとしても、その影響を吸収して常に安定したデータ転送を実現する。 - 特許庁
To provide a semiconductor integrated circuit capable of improving through-put and avoiding meta stable at the time of transferring a signal between plural circuit parts operating with clocks whose frequencies are different.例文帳に追加
異なる周波数のクロックで動作する複数の回路部分の間で信号を受け渡す場合に、スループットを向上させ、メタステーブルを回避できる半導体集積回路等を提供する。 - 特許庁
To provide the technique for avoiding a malfunction in a device by a data transfer defect caused by a meta stable state without enlarging a circuit scale in a boundary between an analog data processing part and a digital signal processing part.例文帳に追加
アナログデータ処理部とデジタル信号処理部の境界において、回路規模を増大をさせることなく、メタ・ステーブルによるデータ転送不良による装置の誤動作を回避する技術を提供する。 - 特許庁
To provide a semiconductor device capable of improving a degree of freedom in selection of clock frequency and suppressing transfer delay by transferring a signal between asynchronous circuits while preventing the meta-stable influence.例文帳に追加
メタステーブルの影響を防ぎながら非同期回路間で信号を転送し、クロック周波数の選択の自由度を高め、かつ転送遅延を抑制することが可能な半導体装置を提供する。 - 特許庁
To provide an interface circuit never propagating instability by the level fluctuation of a former stage FF which is particularly unstable among meta-stable states under a condition where a wrong latch of one clock is permitted.例文帳に追加
1クロック分の誤ラッチは許される条件におけるメタステーブル状態の中でも特に不安定な、前段FFのレベル変動による不安定性を伝播させないインタフェース回路を提供する。 - 特許庁
DFF 1 is laid in a meta-stable state, and Q-output is laid in a vibrating state and reciprocated across the threshold level of the clock input terminals of DFF 2 and 3, whereby Q-output terminals of both the DFF 2 and 3 become H.例文帳に追加
DFF1がメタステーブル状態となり、Q出力が振動状態となり、DFF2,3のクロック入力端子のスレッシュホールドレベルを往復して横切ることでDFF2,3が共にそのQ出力端子がHとなる。 - 特許庁
The method for dyeing an aramid fiber includes dyeing an aramid fiber made of a meta-aramid fiber and/or a para-aramid fiber using a vat dye having affinity for an aramid fiber and being stable at 300°C or more under a temperature condition of 300-400°C.例文帳に追加
メタ型アラミド繊維及び/又はパラ型アラミド繊維よりなるアラミド繊維をアラミド繊維に対して親和力を有し且つ300℃以上の温度で安定な建染染料を用いて300〜400℃の温度条件下で染色する。 - 特許庁
In the pseudo lock state when the ratio of the data rate to the clock frequency is m : n (wherein m ≠ 1), a clock signal delayed for a prescribed time by a buffer 171 can take any value of (0) and (1) in order to prevent a meta-stable state in a leading edge of a data signal received by an out of period detection section 102.例文帳に追加
データレートとクロック周波数の比がm:nで、mが1でない場合の擬似ロック状態にあるとき、周期ずれ検出部102に入力されるデータ信号の立ち上がりエッジにおいて、メタステーブルを防ぐために、バッファ171によって所定時間遅延されたクロック信号は、(0)と(1)とのいずれの値もとりうる。 - 特許庁
To provide a transmission apparatus, a signal transmission apparatus, a signal receiving device and transmission method, a signal transmission method, and a signal receiving method, capable of overcoming problems of meta-stable and suppressing delay of signals showing, for example, control information or the like when devices on the transmitting side and the receiving side with mutually different operation clock frequencies transmit/receive the signal.例文帳に追加
互いに動作クロック周波数の異なる送信側及び受信側の装置が例えば制御情報などを表す信号を送受信する際に、メタステーブルの問題を解消し且つ当該信号の遅延を抑制することができる伝送装置、信号送信装置、信号受信装置及び伝送方法、信号送信方法、信号受信方法を提供する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|