「multiple length arithmetic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To solve a problem of not being able to execute sum total arithmetic of multiple length number data at high speed without needing hardware volume increase.例文帳に追加

ハードウェア量増加を必要とせずに、多倍長数データの総和演算を高速に実行することができない。 - 特許庁

In this data processor (1), a CPU (2) for decoding an instruction and performing the instruction sets control data through a bus (13), and the data processor (1) has a multiple-length arithmetic circuit (8) for performing arithmetic processing to multiple-length data on the basis of the set control data.例文帳に追加

データプロセッサ（１）は、命令を解読して実行するＣＰＵ（２）によりバス（１３）を介して制御データが設定され、設定された制御データに基づいて多倍長データに対する演算処理を行う多倍長演算回路（８）を有する。 - 特許庁

Two banks are prepared in the coprocessor as areas for multiple length values used for arithmetic, and one bank is used for arithmetic in the coprocessor while the other is used for data transfer.例文帳に追加

演算に用いる多倍長値のための領域をコプロセッサに２バンク用意し、データ転送に一方のバンクを用いている間、コプロセッサの演算に他方のバンクを用いる。 - 特許庁

The multiple-length arithmetic circuit performs read access of the multiple- length data in each processing unit of a plurality of bits, performs a partial operation of read data, performs write access of partial operation results, also repeats processing for transferring operation information necessary to the next partial operation to the next partial operation and operates the multiple-length data.例文帳に追加

多倍長演算回路は、多倍長データを複数ビットの処理単位毎にリードアクセスし、リードデータを部分演算し、部分演算結果をライトアクセスすると共に次の部分演算に必要な演算情報を当該次の部分演算に引き渡す処理を繰り返して、多倍長データの演算を行う。 - 特許庁

To reduce the total number of operation cycles by reducing the execution frequency of multiple-length subtract processing in product-sum operation in Montgomery arithmetic.例文帳に追加

モンゴメリ（Montgomery）演算での積和演算での多倍長の減算処理の実行回数を削減し、トータルの演算サイクル数を削減する構成を提供する。 - 特許庁

By a Montgomery inverse element arithmetic system by conventional technology, the direction of subtraction is determined after multiple-length precision integers are compared with each other, and then an operation is carried out.例文帳に追加

従来技術によるモンゴメリ逆元演算方式では、多倍倍長精度整数同士の大小比較を行った後、減算の方向を決定して演算を行っていた。 - 特許庁

A relatively large table required for the small window method which quickly performs exponentiation arithmetic is prepared on the outside of the coprocessor, and selection of a value from the table and transfer to the coprocessor are performed in parallel with multiple length arithmetic in the coprocessor.例文帳に追加

コプロセッサの外部にべき乗演算を高速に行うスモールウィンドウ法に必要となる比較的大きなテーブルを用意し、テーブルの値からの選択とコプロセッサへの転送を、コプロセッサでの多倍長演算と並列して行う。 - 特許庁

To provide an arithmetic unit capable of being immune to an attack attempting to extract secret key information from a memory, while focusing attention on multiple-length integers disposed continuously on the memory.例文帳に追加

メモリ上に連続して配置される多倍長整数に着目してメモリから秘密鍵情報の抽出を試みる攻撃に耐性を有することができる演算装置を提供する。 - 特許庁

To reduce the delay time for subtraction in a block unit computing element and perform arithmetic operation while maintaining the operating frequency in a circuit for carrying out multiple length calculation of Montgomery multiplication residues.例文帳に追加

モンゴメリ乗算剰余の多倍長演算を行う回路において、ブロック単位演算器における減算のための遅延時間を短縮し、動作周波数を維持したままで演算を行う。 - 特許庁

A shift register of, for example, 32 bit × 5 block is constituted as the shift register according to a block length and a number of blocks, and data of the respective blocks are shifted in the shift register and inputted in a multiplier and an adder respectively to execute a multiple length arithmetic processing.例文帳に追加

ブロック長とブロック数に応じたシフトレジスタとして、例えば３２ビット×５ブロックのシフトレジスタを構成し、各ブロックのデータをシフトレジスタにおいてシフトし、それぞれ乗算器、加算器に入力して、多倍長演算処理を実行する。 - 特許庁

A multiple-length arithmetic unit 4-1 converts the data in the array structure inputted from the encoder 3 into data, in a list structure that is a data structure particular for the present invention, and writes the data into a memory 5.例文帳に追加

多倍長演算部４−１は、符号化部３から入力される配列構造のデータを、本発明特有なデータ構造であるリスト構造のデータに変換してメモリ５に書込みを行う。 - 特許庁

Besides, since all the arithmetic concerning the multiple accuracy data can be simultaneously and parallel executed by dividing the data into the mutually independent arithmetic elements for the units of single accuracy data X for the 32-bit length, the parallel throughput of the data-driven processor can be exhibited at the maximum.例文帳に追加

また、多倍精度データは３２ビット長の単精度データＸ単位の互いに独立な演算要素に分割することによってデータについての演算をすべて同時並列に実行できるから、データ駆動型処理装置の並列処理能力を最大限に発揮できる。 - 特許庁

Data storage processing from a memory to the register and a multiplication process in the adder are executed at a sequential timing without operating the respective processes in parallel so as to perform the multiple length arithmetic processing.例文帳に追加

さらに、メモリからのレジスタに対するデータ格納処理と、乗算器における乗算処理プロセスとを並列に動作させることなく、それぞれの処理プロセスをシーケンシャルなタイミングで実行して多倍長演算処理を行なう。 - 特許庁

The multiple-length arithmetic circuit is a bus master module for performing an addressing operation for itself and maybe operated by receiving the setting of the control data from the CPU, and the CPU does not have to repeatedly perform a data transfer instruction, an addition/subtraction instruction, etc., and can fast perform an operation of multiple-length data to be needed in elliptic curve cryptography, etc.例文帳に追加

多倍長演算回路は、自らアドレシング動作を行うバスマスタモジュールであり、ＣＰＵから制御データの設定を受けて動作すればよく、ＣＰＵはデータ転送命令及ぶ加減算命令等を繰り返し実行する必要はなく、楕円曲線暗号などで必要となる多倍長データの演算を高速に実行可能になる。 - 特許庁