「nMOS」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The device has a structure in which arsenic is used for high-concentration impurity of the low breakdown voltage NMOS, and phosphorous is used as high-concentration impurity of the high breakdown voltage NMOS.例文帳に追加

低耐圧NMOSのソース・ドレイン高濃度不純物をヒ素とし、高耐圧NMOSのソース・ドレイン高濃度不純物をリンとする構成にする。 - 特許庁

A memory cell MC comprises nMOS transistors 11a, 11b for transfer gate constituting a paired transistor, and one data storing capacitor 12 connected to the nMOS transistor 11a.例文帳に追加

メモリセルMCは、ペアトランジスタを構成するトランスファゲート用のnMOSトランジスタ11a、11bと、nMOSトランジスタ11aに接続されたデータ記憶用の１個のキャパシタ12を含む。 - 特許庁

MULTI-FINGER NMOS TRANSISTOR STRUCTURE例文帳に追加

マルチフィンガーＮＭＯＳトランジスタ構造 - 特許庁

An NMOS transistor 17 is turned on/off on the basis of the source voltage of the NMOS transistor 12.例文帳に追加

このソース電圧に基づき、ＮＭＯＳトランジスタ１７は、オンオフする。 - 特許庁

A capacitor 12 is connected between the source of the nMOS transistor 11a and the ground.例文帳に追加

キャパシタ12は、nMOSトランジスタ11aのソースとグランドとの間に接続されている。 - 特許庁

The drain of an nMOS transistor 12 is connected to the drain of the nMOS transistor 14, and the source of the nMOS transistor 12 is connected to the ground, and the gate of the nMOS transistor 12 is connected to the drain of the nMOS transistor 11.例文帳に追加

ｎＭＯＳトランジスタ１２はドレインがｐＭＯＳトランジスタ１４のドレインに接続してあり、ソースがグランドに接続してあり、ゲートがｎＭＯＳトランジスタ１１のドレインに接続してある。 - 特許庁

An NMOS transistor 22 is also similar.例文帳に追加

ＮＭＯＳトランジスタ２２も同様である。 - 特許庁

The sources of nMOS transistors M3 and M4 are connected to the nMOS transistor M1, and the sources of nMOS transistors M5 and M6 are connected to the nMOS transistor M2.例文帳に追加

ｎＭＯＳトランジスタＭ３、Ｍ４のソースは、ｎＭＯＳトランジスタＭ１に接続されており、ｎＭＯＳトランジスタＭ５、Ｍ６のソースは、ｎＭＯＳトランジスタＭ２に接続されている。 - 特許庁

Since the D-type NMOS 16 is an NMOS, even if a source voltage of the D-type NMOS 16 becomes a power voltage VPP2, bipolar operation does not occur in the D-type NMOS 16.例文帳に追加

Ｄ型ＮＭＯＳ１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１６のソース電圧が電源電圧ＶＰＰ２になっても、Ｄ型ＮＭＯＳ１６はバイポーラ動作しない。 - 特許庁

A manufacturing method of a semiconductor device is provided, including: forming an NMOS transistor on a substrate; forming a first inter-layer insulating film on the NMOS transistor; and dehydrogenating the first inter-layer insulating film.例文帳に追加

基板上にNMOSトランジスタを形成し、NMOSトランジスタ上に第1層間絶縁膜を形成し、第1層間絶縁膜を脱水素化することを含む半導体装置の製造方法。 - 特許庁

There are provided pMOS transistors 151, 152 between a signal line 130 and gates of the nMOS transistors 141, 142.例文帳に追加

信号線130とnMOSトランジスタ141、142のゲートとの間にpMOSトランジスタ151、152が設けられている。 - 特許庁

The size of the NMOS transistor 19 is smaller than the size of the NMOS transistor 13.例文帳に追加

ＮＭＯＳトランジスタ１９のサイズは、ＮＭＯＳトランジスタ１３のサイズよりも小さい。 - 特許庁

A gate electrode 12 for NMOS formed of an electrode material 34 for NMOS is formed at the NMOS formation region 8.例文帳に追加

ＮＭＯＳ形成領域８には、ＮＭＯＳ用電極材料３４からなるＮＭＯＳ用ゲート電極１２を形成する。 - 特許庁

Also, the precharge NMOS transistor Q2 can be prevented from being repeatedly turned on and off with a short period.例文帳に追加

また、プリチャージNMOSトランジスタＱ２が短い周期でオン・オフを繰り返さないようにする。 - 特許庁

At timing of turning on the NMOS 41, the charged voltage of the capacitor 61 is given between the gate and source of the NMOS 41 to turn on the NMOS 41.例文帳に追加

ＮＭＯＳ４１をオンさせるタイミングで、キャパシタ６１の充電電圧をＮＭＯＳ４１のゲート・ソース間に与え、ＮＭＯＳ４１をオンさせる。 - 特許庁

An NMOS transistor M5 is turned on when brought into this state, and an NMOS transistor M6 is turned off.例文帳に追加

この状態になると、ＮＭＯＳトランジスタＭ５はオンし、ＮＭＯＳトランジスタＭ６はオフする。 - 特許庁

The second NMOS transistor TN2 has n times the element size of the first NMOS transistor TN1.例文帳に追加

第２ＮＭＯＳトランジスタＴＮ２は、第１ＮＭＯＳトランジスタＴＮ１のｎ倍の素子サイズを有する。 - 特許庁

Common control signals Φ1 are supplied to respective gates of the NMOS transistors M1a and M1b and the PMOS transistor M1c.例文帳に追加

NMOSトランジスタＭ1a，Ｍ1bとPMOSトランジスタＭ1cの各ゲートには、共通の制御信号φ1が供給される。 - 特許庁

The Y selecting circuit 13 includes two sets of nMOS transistors 14a, 14b and 15a, 15b respectively constituting paired transistor.例文帳に追加

Ｙ選択回路13は、それぞれペアトランジスタを構成する２組のnMOSトランジスタ14a、14b及び15a、15bを有する。 - 特許庁

This semiconductor integrated circuit is provided with PMOS transistors Q1, Q2 and an NMOS transistor Q3.例文帳に追加

本発明の半導体集積回路は、PMOSトランジスタＱ１，Ｑ２と、NMOSトランジスタＱ３とを備えている。 - 特許庁

A PMOS 125p and an NMOS 125n are connected in parallel for sampling transistors.例文帳に追加

サンプリングトランジスタはＰＭＯＳ１２５ｐ，ＮＭＯＳ１２５ｎを並列接続する。 - 特許庁

Since a depression type (D-type) NMOS 15-16 is an NMOS, even if a source voltage of the D-type NMOS 15-16 becomes a power voltage VPP1, bipolar operation does not occur in the D-type NMOS 15-16.例文帳に追加

デプレッション型（Ｄ型）ＮＭＯＳ１５〜１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１５〜１６のソース電圧が電源電圧ＶＰＰ１になっても、Ｄ型ＮＭＯＳ１５〜１６はバイポーラ動作しない。 - 特許庁

A reference current I_REF is inputted into a point between the NMOS transistor N1 and the NMOS transistor N2, and the NMOS transistor N2 operates in a linear region.例文帳に追加

ＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２との間に参照電流Ｉ_ＲＥＦが入力され、ＮＭＯＳトランジスタＮ２は線形領域で動作する。 - 特許庁

Therefore, the NMOS transistor NM1 is turned off.例文帳に追加

したがって、ＮＭＯＳトランジスタＮＭ１は、オフとなる。 - 特許庁

Each current cell 30-0 includes NMOS transistors 31 to 34 for switching and NMOS transistors 35, 36 for constant current sources.例文帳に追加

各電流セル３０−０は、スイッチ用のNMOS３１〜３４と、定電流源用のNMOS３５，３６とを有している。 - 特許庁

As and the P are implanted into the NMOS region to form a deep SD region 14 of NMOS.例文帳に追加

Ａｓを、次にＰをＮＭＯＳ領域に注入し、ＮＭＯＳの深いＳＤ領域１４を形成する。 - 特許庁

The gate electrode of the nMOS transistor 11b is connected to the word line WL with its drain and source connected to ground.例文帳に追加

nMOSトランジスタ11bのゲート電極はワード線/WLに接続され、ドレイン及びソースはグランドに接続されている。 - 特許庁

A constant current circuit 41 includes a first NMOS transistor TN1 and a second NMOS transistor TN2 whose gates are connected.例文帳に追加

定電流回路４１は、ゲートが接続された第１，第２ＮＭＯＳトランジスタＴＮ１，ＴＮ２を含む。 - 特許庁

The NMOS TR T12 is connected to a ground level point Vss via an NMOS TR T14.例文帳に追加

ＮＭＯＳトランジスタＴ１２もＮＭＯＳトランジスタＴ１４に直列に接地電位Ｖｓｓに接続される。 - 特許庁

In this way, the NMOS 32 performs operation completely opposite to that of an NMOS 22 of a drive circuit 20, and the undershoot caused by this NMOS 22 is canceled by the overshoot generated in the NMOS 32.例文帳に追加

これにより、ＮＭＯＳ３２はドライブ回路２０のＮＭＯＳ２２と全く逆の動作を行い、このＮＭＯＳ２２によって引き起こされるアンダーシュートが、ＮＭＯＳ３２によって生じるオーバーシュートによってキャンセルされる。 - 特許庁

The NMOS transistor FET3 is made non-conducting, when the main NMOS transistor FET 1 is conducting, and is made conducting, when the main NMOS transistor FET1 is non-conducting.例文帳に追加

ＮＭＯＳトランジスタＦＥＴ３は、メインＮＭＯＳトランジスタＦＥＴ１が導通の際に非導通にされ、メインＮＭＯＳトランジスタＦＥＴ１が非導通の際に導通にされる。 - 特許庁

When the NMOS transistor M16 turns on, the gate voltage of the NMOS transistor M14 is decreased, and the drain voltage of the NMOS transistor M14 is suppressed from decreasing.例文帳に追加

ＮＭＯＳトランジスタＭ１６がオンすると、ＮＭＯＳトランジスタＭ１４のゲート電圧を低下させ、ＮＭＯＳトランジスタＭ１４のドレイン電圧の低下を抑制するようにした。 - 特許庁

The gate electrode of the nMOS transistor 11a in the memory cell MC is connected to a word line WL with its drain connected to a bit line BL.例文帳に追加

メモリセルMC内のnMOSトランジスタ11aのゲート電極はワード線WLに接続され、ドレインはビット線BLに接続されている。 - 特許庁

To make a time until a pull-down side NMOS transistor(TR) starts its conduction nearly equal to a time until the pull-down side NMOS TR stops its conduction by activating an output stage TR in immediate response to a change in the potential level of a node of a drive signal source.例文帳に追加

駆動信号源ノードの電位の変化に即応して出力段トランジスタを動作させ、プルダウン側のNMOSトランジスタがオンし始めるまでの時間とプルダウン側のNMOSトランジスタがオフし始めるまでの時間をほぼ等しくする。 - 特許庁

Specifically, an NMOS transistor 38 is connected to an NMOS transistor 34 in series, the source of a PMOS transistor 40 is connected to a power source, and a drain is connected to a node N between the NMOS transistor 34 and the NMOS transistor 38.例文帳に追加

具体的には、ＮＭＯＳトランジスタ３８をＮＭＯＳトランジスタ３４と直列に接続し、ＰＭＯＳトランジスタ４０のソースを電源に、ドレインをＮＭＯＳトランジスタ３４とＮＭＯＳトランジスタ３８との間のノードＮに接続した。 - 特許庁

A level shift circuit 2A includes a first PMOS transistor 31, a second PMOS transistor 32, a first NMOS transistor 41 and a second NMOS transistor 42, and further includes a third NMOS transistor 43 and a fourth NMOS transistor 44.例文帳に追加

レベルシフト回路２Ａは、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１および第２ＮＭＯＳトランジスタ４２を備える他、第３ＮＭＯＳトランジスタ４３および第４ＮＭＯＳトランジスタ４４をも備える。 - 特許庁

In a method of manufacturing an integrated circuit, active channel regions for NMOS and PMOS transistors are selectively formed on a substrate parallel to <100> crystal orientation, so that source/drain regions of the NMOS transistor including a carbon impurity are selectively formed.例文帳に追加

<100>結晶オリエンテーションに平行に基板上にNMOS及びPMOSトランジスターのためのアクティブチャンネル領域を選択的に形成し、炭素不純物を含むNMOSトランジスターのソース/ドレーン領域を選択的に形成する集積回路の製造方法。 - 特許庁

As the result, the nMOS transistor 5 can be improved in performance.例文帳に追加

その結果、ｎＭＯＳトランジスタ５の性能が向上する。 - 特許庁

An NMOS region is formed in the P-type well.例文帳に追加

Ｐ型ウェル内にはＮＭＯＳ領域が形成されている。 - 特許庁

Integrated in the p+ well are a plurality of NMOS transistors.例文帳に追加

ｐ＋ウェルには複数のＮＭＯＳトランジスタが集積される。 - 特許庁

To improve the ESD resistance of a protection NMOS element.例文帳に追加

保護ＮＭＯＳ素子のＥＳＤ耐性を向上すること。 - 特許庁

UNLOADED NMOS FOUR TRANSISTOR DYNAMIC DUAL VTSRAM CELL例文帳に追加

無負荷ＮＭＯＳ４トランジスタ・ダイナミック・デュアルＶＴＳＲＡＭセル - 特許庁

NMOS transistors 3 are formed on a semiconductor substrate 1.例文帳に追加

半導体基板１にＮＭＯＳトランジスタ３を形成する。 - 特許庁

The gates of the first and the second NMOS transistors TN1 and TN2 are connected to the gate of a sixth NMOS transistor TN6.例文帳に追加

第１，第２ＮＭＯＳトランジスタＴＮ１，ＴＮ２のゲートは、第６ＮＭＯＳトランジスタＴＮ６のゲートに接続されている。 - 特許庁

A gate is connected to a drain of the nMOS transistor 55b, and a source of the nMOS transistor 55b is connected to the ground.例文帳に追加

ゲートはｎＭＯＳトランジスタ５５ｂのドレインと接続され、ｎＭＯＳトランジスタ５５ｂのソースはグランドと接続されている。 - 特許庁