「p layer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

While the insulating film 22 is used as a mask, the p-InxGa1-xAs contact layer 21 and the p-Inx3(Alz3Ga1-z3)1-x3P clad layer 20 are removed.例文帳に追加

この絶縁膜22をマスクとし、p-In_xGa_1-xAsコンタクト層21、p-In_x3(Al_z3Ga_1-z3)_1-x3Pクラッド層20を除去する。 - 特許庁

The P layer 23 encloses the P layer 22 without coming into contact with the P layer 22.例文帳に追加

Ｐ層２３は、Ｐ層２２に接することなく当該Ｐ層２２を取り囲んでいる。 - 特許庁

A GaN buffer layer 2, an n-type GaN layer 3, an n-type AlGaInN cladding layer 4, a GaN active layer 5, a p-type AlGaInN cladding layer 6, and a p-type GaN layer 7 are sequentially deposited on a sapphire substrate 1 in this order.例文帳に追加

サファイア基板１上にGaNバッファ層２、n-GaN層３、n-AlGaInNクラッド層４、GaN活性層５、p-AlGaInNクラッド層６、p-GaN層７を順次堆積する。 - 特許庁

A clad layer 102, an active layer 103, and a clad layer 104 are formed by selective growth, and further a p-InP burial layer 106, a p+- InGaAs contact layer 107, and a p-Inp cover layer 108 that is an oxygen passivation prevention film are selectively grown.例文帳に追加

選択成長によりクラッド層102、活性層103、クラッド層104を形成し、更にp-InP埋め込み層106、p^+-InGaAsコンタクト層107、水素パッシベーション防止膜であるp-InPカバー層108を選択成長させる。 - 特許庁

The Si substrate is constituted in a two layer structure in which a p type high resistance Si layer is laminated on a p type low resistance Si layer.例文帳に追加

Si基板は、p型低抵抗Si層の上にp型高抵抗Si層を積層した２層構造になっている。 - 特許庁

In addition, since the upper face of the p-AlInAs clad layer 7 is directly covered with the p-InGaAsP etch-stopper layer 8, the etching in forming the ridge can be stopped by the p-InGaAsP etch-stopper layer 8.例文帳に追加

加えて、p-AlInAsクラッド層７の直上に、p-InGaAsPエッチングストッパ層８を有するために、リッジ形成時のエッチングをp-InGaAsPエッチングストッパ層８で止めることができる。 - 特許庁

In the p-type semiconductor layer 5, a p-type electronic barrier layer 21, a p-type guiding layer 22, a p-type ultra-lattice clad layer 23 and a p-type contact layer 24 are successively laminated.例文帳に追加

ｐ型半導体層５は、ｐ型電子バリア層２１、ｐ型ガイド層２２、ｐ型超格子クラッド層２３、ｐ型コンタクト層２４が順次積層されている。 - 特許庁

The p-side electrode contacts the p-type semiconductor layer.例文帳に追加

ｐ側電極はｐ形半導体層に接する。 - 特許庁

ELECTRODE FOR P-TYPE SEMICONDUCTOR LAYER例文帳に追加

ｐ型半導体層用電極 - 特許庁

The p-type polysilicon layer 8 and p^+ layer 12 include a p-type impurity of the same kind.例文帳に追加

ｐ型ポリシリコン層８とｐ^+層１２とは、同種のｐ型不純物を含んでいる。 - 特許庁

Then, an n-type GaN layer (third layer) and a p-type GaN layer (fourth layer) are further formed on the p-type GaN layer (second layer) without conducting p-type annealing to the p-type GaN layer (second layer) a p-type region.例文帳に追加

次いで、このｐ型ＧａＮ層（第２層）に対してｐ型化アニール処理をせずに、ｐ型ＧａＮ層（第２層）の上に、さらにｎ型ＧａＮ層（第３層）およびｐ型ＧａＮ層（第４層）が形成される。 - 特許庁

A p-type anode layer is formed away from the p-type base layer, and an n-type resistance layer and an n-type drain layer are formed between the p-type anode layer and the p-type base layer.例文帳に追加

そのｐ型ベース層とは離れてｐ型アノード層が形成され、ｐ型アノード層とｐ型ベース層間にｎ型の抵抗層とｎ型ドレイン層が形成される。 - 特許庁

On an n-GaAs substrate 21, an n-AlGaAs clad layer 22, an undoped AlGaAs optical guide layer 23, an undoped active layer 24, an undoped AlGaAs optical guide layer 25, a p-AlGaAs clad layer 25, and a p-GaAs cap layer 27 are in sequence laminated.例文帳に追加

n-GaAs基板21の上に、n-AlGaAsクラッド層22、アンドープAlGaAs光ガイド層23、アンドープ活性層24、アンドープAlGaAs光ガイド層25、p-AlGaAsクラッド層26、p-GaAsキャップ層27を順次積層する。 - 特許庁

The p-side barrier layer is provided between the well layer and the p-type semiconductor layer.例文帳に追加

ｐ側障壁層は、井戸層とｐ形半導体層との間に設けられる。 - 特許庁

A buried layer is formed by selective growth, and the structure of a p-type clad layer has an inverse trapezoidal shape, so that the resistance of the p-type clad layer and the resistance of the p-type contact layer can be reduced.例文帳に追加

埋め込み層を選択成長により形成し、p型クラッド層の構造を逆台形状とすることにより、p型クラッド層の抵抗、p型コンタクト層の抵抗を低減する。 - 特許庁

The p-type semiconductor layer includes a p-side contact layer contacting the electrode.例文帳に追加

ｐ形半導体層は、電極に接するｐ側コンタクト層を含む。 - 特許庁

The p-type semiconductor layer 12 includes a p-type guide layer 16, a p-type AlGaN electron blocking layer 17 and a p-type AlGaN clad layer 18.例文帳に追加

ｐ型半導体層１２は、ｐ型ガイド層１６、ｐ型ＡｌＧａＮ電子ブロック層１７およびｐ型ＡｌＧａＮクラッド層１８を含む。 - 特許庁

An n-type clad layer 2, an n-type light containment layer 3, an undoped MQW layer 4, a cap layer 5, a p-type light containment layer 6, a p-type clad layer 7 and a p-type contact layer 8 are sequentially grown on an n-type GaN substrate 1, and LD structure is obtained.例文帳に追加

ｎ型ＧａＮ基板１上にｎ型クラッド層２、ｎ型光閉じ込め層３、アンドープMQW層４、キャップ層５、p型光閉じ込め層６、p型クラッド層７、p型コンタクト層８を順次成長させてLD構造を得た。 - 特許庁

The p-type semiconductor layer is provided between the p-side contact layer and the light-emitting layer and includes a p-type layer with a p-type impurity concentration lower than that of the p-type contact layer.例文帳に追加

ｐ形半導体層は、ｐ側コンタクト層と発光層との間に設けられ、ｐ形不純物濃度がｐ形コンタクト層のｐ形不純物濃度よりも低いｐ形層を含む。 - 特許庁

Since the upper face of a p-AlInAs clad layer 7 is directly covered by a p-InGaAsP etch-stopper layer 8, the p-AlInAs clad layer 7 is not exposed to atmospheric air during processing, therefore no reliability problem due to oxidation of the p-AlInAs clad layer 7 occurs.例文帳に追加

p-AlInAsクラッド層７の直上はp-InGaAsPエッチングストッパ層８に覆われているため、p-AlInAsクラッド層７がプロセス途中で大気中に露出することがないので、p-AlInAsクラッド層７の酸化に起因する信頼性の問題は発生しない。 - 特許庁

To prevent a p-type electrode material from being peeled off when Ag is used as the p-type electrode material for a p-type nitride semiconductor layer.例文帳に追加

p型窒化物半導体層にp型電極材料としてAgを用いる際に、p型電極材料の剥がれを防止すること。 - 特許庁

P-TYPE SEMICONDUCTOR LAYER ACTIVATING METHOD例文帳に追加

ｐ型半導体層活性化方法 - 特許庁

In the semiconductor laser device, an active layer is formed on a p-side clad layer side and an n-side guide layer has an index of refraction higher than the p-side guide layer.例文帳に追加

半導体レーザ装置において、活性層をp側クラッド層側に設けると共にn側ガイド層の屈折率をp側ガイド層の屈折率よりも高くする。 - 特許庁

A donor is contained in the first p-type organic semiconductor layer (5D); and an acceptor is contained in the second p-type organic semiconductor layer (5L).例文帳に追加

第２のｐ型有機半導体層(5L)にアクセプターを含ませる。 - 特許庁

Then, a p-type clad layer 9, p-type contact layer 10, and a p-side electrode 11 are laminated on the p-type waveguide layer 7.例文帳に追加

そして、ｐ型導波層７上には、順次ｐ型クラッド層９、ｐ型コンタクト層１０、ｐ側電極１１が積層されている。 - 特許庁

The rectifying element is the p-i-n diode comprising a p-type semiconductor layer, an n-type semiconductor layer, and an intrinsic semiconductor layer between them.例文帳に追加

整流素子は、p型半導体層、n型半導体層及びこれらの間の真性半導体層から構成されるp-i-nダイオードである。 - 特許庁

The layer thickness of the first p-clad layer occupies 50% or more and 80% or less of the total layer thickness of a p-clad layer including the first p-clad layer and the second p-clad layer.例文帳に追加

第１のｐクラッド層と第２のｐクラッド層からなるｐクラッド層全体の層厚のうち第１のｐクラッド層の層厚が占める割合は５０％以上８０％以下である。 - 特許庁

A light-emitting device includes: an n-type layer; a p-type layer; an active-region sandwiched between the n-type layer and the p-type layer; and a substrate having a first surface for receiving the active-region sandwiched between the n-type layer and the p-type layer.例文帳に追加

発光素子は、N型層と、P型層と、前記N型層と前記P型層の間に挟まれたアクティベーション層と、前記N型層と前記P型層の間に挟まれたアクティベーション層を受け入れる第1面を有する基板と、を含む。 - 特許庁

The p-type conductive layer is formed on the active layer, and the transparent conductive layer is formed on the p-type conductive layer, and the non-p-type ohmic contact layer is disposed between the p-type conductive layer and the transparent conductive layer.例文帳に追加

ｐ型導電層は活性層上に形成し、透明導電層はｐ型導電層上に形成し、非ｐ型オーミック接触層はｐ型導電層と透明導電層の間に位置する。 - 特許庁

The p-type semiconductor layer 12 includes: a p-type AlGaN electron block layer 16; a p-type GaN guide layer 17; a p-type AlGaN clad layer 18; and a p-type AlInGaN contact layer 19.例文帳に追加

ｐ型半導体層１２は、ｐ型ＡｌＧａＮ電子ブロック層１６、ｐ型ＧａＮガイド層１７、ｐ型ＡｌＧａＮクラッド層１８およびｐ型ＡｌＩｎＧａＮコンタクト層１９を有している。 - 特許庁

A p-type ZnO layer is formed on the surface of the p-type ZnMgO layer (f).例文帳に追加

（ｆ）ｐ型ＺｎＭｇＯ層表面上に、ｐ型ＺｎＯ層を形成する。 - 特許庁

MANUFACTURING METHOD FOR P-TYPE SILICON CARBIDE LAYER例文帳に追加

ｐ型シリコンカーバイド層の製造方法 - 特許庁

The p-type semiconductor layer includes a p-side contact layer contacting the electrode.例文帳に追加

前記ｐ形半導体層は、前記電極に接するｐ側コンタクト層を含む。 - 特許庁

A p-type contact layer 111 is formed on the p-type cladding layer 110.例文帳に追加

ｐ型コンタクト層１１１はｐ型クラッド層１１０の上方に形成される。 - 特許庁

An etching stop layer is formed between the undoped AlGaAs resistive layer 17 and the p-type AlGaAs layer 18.例文帳に追加

アンドープAlGaAs抵抗層１７とp型AlGaAs層１８との間に、エッチングストップ層が設けられている。 - 特許庁

A gate electrode 11 is electrically connected with the p-type upper epitaxial layer 5 through the p-type lower epitaxial layer 3 and a p^+-type area 6.例文帳に追加

ソース領域７およびドレイン領域９は、ｎ型エピタキシャル層４に接続されている。 - 特許庁

The semiconductor substrate includes the p^- layer 7 and the n^- layer 6.例文帳に追加

半導体基板は、ｐ^-層７とｎ^-層６とを含む。 - 特許庁

The semiconductor layer is composed of an n-type GaN layer (n-type semiconductor layer) 22 and a p-type GaN layer (p-type semiconductor layer) 23.例文帳に追加

この半導体層は、ｎ型ＧａＮ層（ｎ型半導体層）２２と、ｐ型ＧａＮ層（ｐ型半導体層）２３とからなる。 - 特許庁

The n-guide layer, active layer, p-guide layer, and p-clad layer are formed into the same shape along the n-clad layer.例文帳に追加

ｎ−ガイド層、活性層、ｐ−ガイド層、及びｐ−クラッド層は、ｎ−クラッド層に沿って同じ形状で形成されている。 - 特許庁

The p-side metal pillar is prepared on the p-side wiring layer.例文帳に追加

ｐ側金属ピラーは、ｐ側配線層上に設けられている。 - 特許庁

The p-InP cover layer 108 is etched with the SiO2 film 109 as a mask (Fig.3 (b)).例文帳に追加

SiO_2膜109をマスクとして、p-InPカバー層108をエッチングする（図３（b））。 - 特許庁

The content of P in the above oxide layer is 0.05 to 20 atomic %.例文帳に追加

上記酸化物層のPの含有量が、at%で0.05〜20%の範囲にある。 - 特許庁

An n-type buffer layer, an n-type first clad layer, an active layer, a p-type first second clad layer, a p-type etch stop layer, a p-type second second clad layer, and a p-type contact layer are laminated on an n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板上にｎ型バッファ層，ｎ型第１クラッド層，活性層，ｐ型の第１の第２クラッド層，ｐ型エッチストップ層，ｐ型の第２の第２クラッド層，ｐ型コンタクト層が積層されている。 - 特許庁

An n-type buffer layer, an n-type first clad layer, an active layer, a p-type first second-clad layer, a p-type etch stop layer, a p-type second second-clad layer, and a p-type contact layer, are laminated on an n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板上にｎ型バッファ層，ｎ型第１クラッド層，活性層，ｐ型の第１の第２クラッド層，ｐ型エッチストップ層，ｐ型の第２の第２クラッド層，ｐ型コンタクト層が積層されている。 - 特許庁

On the surface of the N^- layer 2, a P layer 4, a P^+ layer 5, and a P^- reduced surface field layer 6 are provided selectively and an N^+ stopper layer 7 is provided on the surface of the N^- layer 2 while spaced apart from the P^- reduced surface field layer 6.例文帳に追加

Ｎ^−層２の表面にはＰ層４、Ｐ^＋層５、Ｐ^−リサーフ層６がそれぞれ選択的に設けられ、Ｐ^−リサーフ層６と離間して、Ｎ^−層２の表面にはＮ^＋ストッパ層７が設けられている。 - 特許庁