「parallel interface」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The switching circuit switches a data transfer mode of the external parallel interface between the big endian and a little endian.例文帳に追加

切換え回路は、外部とのパラレルインタフェースをビッグエンディアンとするかリトルエンディアンとするかを切換える。 - 特許庁

Consequently, the circuit modules can be tested in parallel and the test interface circuit can be shared by the circuit modules.例文帳に追加

回路モジュールのテスト動作を並列化でき、テストインタフェース回路を各回路モジュールに共通化できる。 - 特許庁

MPI was designed for high performance on both massively parallel machines and on workstation clusters. 例文帳に追加

MPI(message passing interface)は,超並列マシンとワークステーション・クラスタの両方において高効率を挙げるように設計された． - コンピューター用語辞典

To provide a serial/parallel bidirectional conversion device in which a function device having only a serial ROM interface can access a memory handling parallel data.例文帳に追加

シリアルＲＯＭインターフェースしか有しない機能デバイスでパラレルデータを扱うメモリにアクセス可能とするシリアル・パラレル双方向変換装置を提供すること。 - 特許庁

CLOCK SIGNAL EXTRACTING CIRCUIT, PARALLEL DIGITAL INTERFACE HAVING THE SAME, CLOCK SIGNAL EXTRACTING METHOD AND PARALLEL DATA BIT SIGNAL SYNCHRONIZING METHOD HAVING THE SAME例文帳に追加

クロック信号抽出回路及びそれを有するパラレルディジタルインタフェース並びにクロック信号抽出方法及びそれを有するパラレルデータビット信号の同期化方法 - 特許庁

By installing at least one serial or parallel interface terminal on each light source device, at least one light source device and the outside terminal is connected through the serial or parallel interface.例文帳に追加

各光源装置本体内に少なくとも１個のシリアルあるいはパラレルインタフェース端子を設けることにより、少なくとも１台の光源装置本体と外部端末間とをシリアルあるいはパラレルインタフェースを介して接続する。 - 特許庁

A composite PC card 100 comprises two function blocks 101 and 102, a parallel bus interface 103 that is a bus interface for connecting with a computer body side, a parallel/serial converter 104 connected to the parallel bus interface 103, and serial buses 105a and 105b for connecting the parallel/serial converter 104 to the two function blocks 101 and 102, respectively.例文帳に追加

複合ＰＣカード１００は、２つの機能ブロック１０１および１０２と、コンピュータ本体側と接続するためのバスインターフェースであるパラレルバスインターフェース１０３と、パラレルバスインターフェース１０３に接続されるパラレル／シリアル変換器１０４と、パラレル／シリアル変換器１０４と２つの機能ブロック１０１，１０２をそれぞれ接続するシリアルバス１０５ａおよび１０５ｂによって構成されている。 - 特許庁

A memory interface of a memory apparatus accesses a memory in parallel according to a plurality of access commands.例文帳に追加

実施形態によれば、メモリ装置のメモリインタフェースは、複数のアクセスコマンドに従ってメモリに並行してアクセスする。 - 特許庁

The semiconductor interface is not parallel to the end face of the substrate, but it is formed by a specific angle.例文帳に追加

そして、前記半導体界面が前記基板端面に対して平行ではなく、所定の角度をもって形成する。 - 特許庁

An HDD 10 is provided with a disk control unit (HDC unit) 112 to which a general parallel interface is applied.例文帳に追加

ＨＤＤ１０は、汎用のパラレルインタフェースを適用するディスクコントロールユニット（ＨＤＣユニット）１１２を備える。 - 特許庁

To provide an image forming device which is equipped with a bidirectional parallel interface, and aims at the expansion of printing functions.例文帳に追加

本発明は、双方向パラレルインターフェイスを備え印刷機能の拡張を図った画像形成装置に関する。 - 特許庁

To hook up a printer using a parallel interface, connect the Centronics cable between the printer and the computer. 例文帳に追加

プリンタをパラレルインタフェースを使って接続する場合は、セントロニクスケーブルでプリンタとコンピュータを接続してください。 - FreeBSD

The interface is a de facto standard for parallel data exchange between computers and peripherals. 例文帳に追加

そのインターフェースは, コンピューターと周辺機器との間の並列データ交換用としては業界標準になっている - 研究社 英和コンピューター用語辞典

If the interface is connected to a printer, the eight bits that represent one character are all sent at once in parallel 例文帳に追加

インタフェースにプリンターが接続されている場合,1文字を表す8ビット全部が同時に並行して(パラレル)に送られる - コンピューター用語辞典

The input/output device 26 includes other peripheral parts like an external memory interface device (MIU) 30, a parallel interface device (PIU) 32 and a series interface device (SIU) 34 but is not limited to them.例文帳に追加

入力／出力装置２６は、外部メモリ・インターフェース装置（ＭＩＵ）３０、平行インターフェース装置（ＰＩＵ）３２，直列インターフェース装置（ＳＩＵ）３４のように、他の周辺部を含んでいるが、それらに限定されるわけでない。 - 特許庁

The input/output device 26 includes other peripheral parts like an external memory interface unit(MIU) 30, a parallel interface unit(PIU) 32 and a series interface unit(SIU) 34 but is not limited by them.例文帳に追加

入力／出力装置２６は、外部メモリ・インターフェース装置（ＭＩＵ）３０、平行インターフェース装置（ＰＩＵ）３２，直列インターフェース装置（ＳＩＵ）３４のように、他の周辺部を含んでいるが、それらに限定されるわけでない。 - 特許庁

The hub circuit 80 supplies the serial data from the serial interface circuits 10 to 70 to serial interface circuits connected to peripheral circuits at transfer destinations of the parallel data among the serial interface circuits 10 to 70.例文帳に追加

ハブ回路８０は、シリアルインタフェース回路１０〜７０からのシリアルデータを、シリアルインタフェース回路１０〜７０のうちで前記パラレルデータの転送先の周辺回路に接続されたシリアルインタフェース回路に対して供給する。 - 特許庁

The reflecting faces are opposed to the irradiating face and are slanted from an interface of the two incident faces toward an interface of the two opposed faces via a face parallel with the irradiating face.例文帳に追加

反射面は出射面に対向し、２つの入射面の境界から出射面に平行な面を経由して２つの対向面の境界に向かって傾斜している。 - 特許庁

A printer 101 connected to the outside has a network interface 121 as a reception means for receiving a command from the outside, a USB 122, and a parallel interface 123.例文帳に追加

外部と接続されるプリンター１０１は、外部からのコマンドを受け付ける受付手段としての、ネットワークインターフェース１２１、ＵＳＢ１２２、パラレルインターフェース１２３を備える。 - 特許庁

The transistors TP and TN are turned on in the high-speed serial interface mode and are turned off in the parallel interface mode, based on the voltage from the receiver circuit power terminal VDDA.例文帳に追加

トランジスタＴＰ、ＴＮは、レシーバ回路用電源端子ＶＤＤＡからの電圧に基づいて、高速シリアルインターフェースモードにおいてオンし、パラレルインターフェースモードにおいてオフする。 - 特許庁

The high-speed serial interface circuit 20 outputs a host interface signal in which a command or a data signal included in a received packet is included as a parallel data signal.例文帳に追加

高速シリアルインターフェース回路２０は、受信したパケットに含まれるコマンド又はデータの信号がパラレルデータ信号として含まれるホストインターフェース信号を出力する。 - 特許庁

The communication unit 23 has: a serial interface unit 28 connected with the communication path selection unit 22 via a serial communication path 11a; and a parallel interface unit 29 connected with the communication path selection unit 22 via a parallel communication path 12a.例文帳に追加

通信部２３は、通信経路選択部２２にシリアル通信経路１１ａを介して接続されたシリアルインターフェース部２８と、通信経路選択部２２にパラレル通信経路１２ａを介して接続されたパラレルインターフェース部２９とを有する。 - 特許庁

Therefore, even when threads are processed in parallel, there is no interference since interface areas of the threads are independent, thereby actualizing the procedure call using the interface areas in the parallel processing.例文帳に追加

従って、複数のスレッドが並列処理されるときであっても、各スレッドにおけるインターフェース領域が独立しているため干渉することがなく、並列処理におけるインターフェース領域を使用した手続呼出しが実現される。 - 特許庁

A decision device 102 is equipped with a display signal input interface 201, an LVDS-Parallel conversion part 202, and a Parallel-LVDS conversion part 203.例文帳に追加

判定装置１０２は、表示信号入力インターフェイス２０１と、ＬＶＤＳ−Ｐａｒａｌｌｅｌ変換部２０２と、ＰａｒａｌｌｅｌーＬＶＤＳ変換部２０３とを備える。 - 特許庁

The parallel I/O interface 105 is structured to be able to be electrically and mechanically connected to both of a parallel connector 700 and a terminal block unit 600.例文帳に追加

パラレル入出力インターフェイス１０５は、パラレルコネクタ７００および端子台ユニット６００のいずれにも電気的にかつ機械的に接続され得るように構成されている。 - 特許庁

Data are fetched from the digital processing circuit 11 into the latch circuit 12 in a parallel manner and, further, the data are fetched from the latch circuit 12 into the input interface circuit 13 in a parallel manner.例文帳に追加

デジタル処理回路１１からラッチ回路１２にデータをパラレルに取り込み、さらに、ラッチ回路１２から入力インタフェース回路１３にデータをパラレルに取り込む。 - 特許庁

But, unless they arrive in all the interface with an identical cycle, symmetric parallel design cannot perform functions properly.例文帳に追加

しかし、全てのインタフェースに同じサイクルで到着しなければ、ＳＭＰデザインは、適切に機能を果たすことができない。 - 特許庁

A memory interface connecting a single data bus to a parallel configuration composed of a plurality of uniform memory units is provided.例文帳に追加

１本のデータバスを複数の同型メモリユニットから構成される並列構成に接続するメモリインターフェースが提供される。 - 特許庁

The serial or parallel interface for your printer is a part of that set. 例文帳に追加

シリアル、または、パラレルインタフェースをプリンタで使用する場合、必要なデバイスがこの指定の中に含まれていなくてはなりません。 - FreeBSD

A user interface 120 defines a proximal plane 260 and a distal plane 262 within the ultrasound data 250 that are parallel to one another.例文帳に追加

ユーザインタフェース（１２０）は、超音波データ（２５０）の内部で互いに平行な近位面（２６０）と遠位面（２６２）を規定する。 - 特許庁

Also, the integrated circuit device includes I/O buffers 62-1 and 62-2 for inputting and outputting parallel interface signals through the terminals G1 and G2.例文帳に追加

また、端子Ｇ１、Ｇ２を介してパラレルインターフェース信号を入出力するＩ／Ｏバッファ６２−１、６２−２を含む。 - 特許庁

To provide a clock signal extracting circuit capable of suppressing the decrease of retiming merge in a parallel digital interface.例文帳に追加

パラレルディジタルインタフェースにおけるリタイミングマージの減少を抑えることを可能とするクロック信号抽出回路を提供する。 - 特許庁

To perform a peripheral device capable of performing an expansion processing at a high speed and reducing costs in the peripheral device such as a printer provided with a parallel port interface and an USB interface.例文帳に追加

パラレルポートインタフェースと、ＵＳＢインタフェースを備えたプリンタなどの周辺装置において、高速で伸張処理が可能であり、コストを低減できる周辺装置を提供する。 - 特許庁

To achieve synchronous serial bus connection by providing a logic circuit part between a host side parallel bus interface and a device side serial bus interface, and omitting a controller interposed between those interfaces.例文帳に追加

ホスト側パラレルバスインターフェースとデバイス側シリアルバスインターフェースの間に論理回路部を設け、両者間に介在されるコントローラを省略して同期式シリアルバス接続を実現すること。 - 特許庁

Each flash memory module 14 is provided with a plurality of flash memories 32, 32, ... having parallel interfaces 34, and a serial-parallel conversion circuit 30 for performing signal format conversion between the serial interface 16 and the parallel interface 34 to be configured as one module or one package with the number of flash memories 32, 32, ... fixed.例文帳に追加

各フラッシュメモリモジュール１４は、パラレルインタフェース３４をもつ複数個のフラッシュメモリ３２、３２、…と、シリアルインタフェース１６とパラレルインタフェース３４との間の信号形式変換を行うシリアル・パラレル変換回路３０とを備え、フラッシュメモリ３２、３２、…の個数が固定された１個のモジュール又は１個のパッケージとして構成される。 - 特許庁

The interface circuit has the parallel control part, the USB control part and the PORT_-STATUS register for storing port information of the parallel interface in the USB control part and shares the value of an output control signal of the parallel control part and the value of the PORT_-STATUS register in the USB control part.例文帳に追加

インターフェイス回路において、パラレル制御部とＵＳＢ制御部とＵＳＢ制御部内にパラレルインターフェイスのポート情報を格納するＰＯＲＴ＿ＳＴＡＴＵＳレジスタとを有し、パラレル制御部の出力制御信号の値とＵＳＢ制御部内のＰＯＲ＿ＳＴＡＴＵＳレジスタの値とを共有することを特徴とする。 - 特許庁

The converted signal is transferred to a host 20 via a serial ATA bus 15 and a specified group of unnecessary pins in a parallel ATA interface included in a parallel ATA connector 13.例文帳に追加

変換された信号は、シリアルＡＴＡバス１５、及びパラレルＡＴＡコネクタ１３に含まれるパラレルＡＴＡインタフェースでは不要な特定ピン群を介してホスト２０側に転送される。 - 特許庁

Moreover, the tester holds a simple keyboard 3, so that output data of the parallel DI interface 7 can be set through the LCD screen 2.例文帳に追加

さらに、簡易キーボード３を保持し、ＬＣＤ画面２にてパラレルＤＩインタフェース７の出力データを設定可能である。 - 特許庁

An interface board 3 is monolithically machined and laid in parallel to the MCM board 1 to connect the high frequency circuit to a waveguide.例文帳に追加

インタフェース基板３は一体加工され、ＭＣＭ基板の第１層と並置され高周波回路と導波管を接続する。 - 特許庁

This electronic apparatus is provided with a parallel I/O interface 105 for inputting and/or outputting a plurality of signals therethrough.例文帳に追加

電子機器は、複数の信号が入力および／または出力されるパラレル入出力インターフェイス１０５を備えている。 - 特許庁

A host side circuit is provided with a parallel bus controller 100, and configured to perform serial communication with a device having a serial interface part 203.例文帳に追加

ホスト側回路がパラレルバスコントローラ１００を有し、シリアルインターフェース部２０３をもつデバイスとの間でシリアル通信を行う。 - 特許庁

To connect an image input device and an image formation device together without using a parallel interface and to shorten a fast copy time.例文帳に追加

画像入力装置と画像形成装置とをパラレルインタフェースを使用せずに接続し、かつ、ファーストコピー時間の短縮を図る。 - 特許庁

Also, a serial/parallel interface circuit 7 is provided with an ECC check bit detection and correction function and a reception side interface function to parallel data and performs error detection and error correction by detecting the ECC check bit of the address, of the data and of the command.例文帳に追加

また、シリアル・パラレルインタフェース回路７は、ＥＣＣチェックビット検出および訂正機能と、パラレルデータへの受信側インタフェース機能とを有し、アドレス、データおよびコマンドのＥＣＣチェックビット検出を行うことによりエラー検出を行うと共にエラー訂正を行う。 - 特許庁

The data transfer control device includes a PATAI/F (parallel AT attachment interface) 10 connected to a PATA bus; an SATAI/F (serial AT attachment interface) 50 connected to an SATA bus; and a sequence controller 30 performing transfer sequence control.例文帳に追加

データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０を含む。 - 特許庁

To an identifier storage part 40, the line of an interface 31a, a reception buffer 42a and a comparator 43a and the line of an interface 31b, a reception buffer 42b and a comparator 43b are connected in parallel.例文帳に追加

識別子記憶部４０に対しては、インターフェース３１ａ、受信バッファ４２ａ、コンパレータ４３ａのラインと、インターフェース３１ｂ、受信バッファ４２ｂ、コンパレータ４３ｂのラインとが並列に接続される。 - 特許庁