「reference clock」に関連した英語例文の一覧と使い方

A clock frequency divider circuit 12 frequency-divides a first input reference clock, a clock frequency divider circuit 13 frequency-divides a second input reference clock, and a clock frequency divider circuit 17 frequency-divides an in-apparatus reference clock.例文帳に追加

クロック分周回路１２は第１の入力基準クロックを、クロック分周回路１３は第２の入力基準クロックを、クロック分周回路１７は装置内基準クロックを分周する。 - 特許庁

A phase comparison circuit 1 compares the clock with a reference clock signal.例文帳に追加

位相比較回路１は、クロックと基準クロック信号を比較する。 - 特許庁

クロックバッファ回路は、外部クロック信号に応答して基準クロック信号を発生し、遅延モニタは基準クロック信号を遅延させる。 - 特許庁

基準クロック信号の周波数制御装置 - 特許庁

基準クロックがｎ逓倍された逓倍クロックで同期動作する逓倍クロック分配エリアと基準クロックで同期動作する基準クロック分配エリアとの間で行われる信号の転送時のクロックサイクルにしめるクロックスキューを低減する。 - 特許庁

A PLL circuit 21 generates a reference clock which is put in phase with and equalized in frequency to a PCI clock, a reference signal generated by shifting the phase of the reference clock, and a double clock having a frequency twice as high as that of the reference clock.例文帳に追加

ＰＬＬ回路２１は、ＰＣＩクロックに位相および周波数を一致させた基準クロックと、基準クロックの位相をずらせた基準信号と、基準クロックの２倍の周波数を有する２逓倍クロックを発生する。 - 特許庁

基準クロック生成部１４は、基準クロックを周期Ｔで生成し、データ生成部１５は、基準クロックのタイミングで送出データを生成する。 - 特許庁

Each block can include reference clock source circuit networks (60, 62) and reference clock utilization circuit network.例文帳に追加

各ブロックは、基準クロックソース回路網（６０、６２）と基準クロック利用回路網とを含み得る。 - 特許庁

REFERENCE CLOCK REPRODUCTION CIRCUIT AND DATA RECEIVER例文帳に追加

基準クロック再生回路及びデータ受信装置 - 特許庁

遅延装置３は、基準クロックを遅延して遅延クロックを生成する。 - 特許庁

基準クロックに対する再生クロックの追従性を向上させる。 - 特許庁

この逓倍回路１４４は、ビットクロックをデコーダ基準クロックに変換する。 - 特許庁

A system reference clock (SCR) is calculated from a transport clock (410).例文帳に追加

システムリファレンスクロック（ＳＣＲ）がトランスポートクロックから計算される（４１０）。 - 特許庁

The reference clock reproduction unit 3 reproduces the reference clock from the reference time information outputted from the demultiplexer 2.例文帳に追加

基準クロック再現部３は、デマルチプレクサ部２から出力される基準時刻情報から基準クロックを再現する。 - 特許庁

A reference clock CLK (first clock CLK) is delayed by 1/4 cycle to form a second clock CLK2.例文帳に追加

基準ＣＬＫ（第１クロックＣＬＫ）を１／４周期遅延させ第２クロックＣＬＫ２を生成する。 - 特許庁

オーディオ参照クロックを生成可能な受信装置 - 特許庁

The master device also has a reference clock pulse-generating device 24 and transmits a reference clock signal generated by this reference clock pulse-generating device to the slave device.例文帳に追加

マスタ装置が基準クロック・パルス発生装置２４を有し、この基準クロック・パルス発生装置が発生した基準クロック信号をスレーブ装置に伝送する。 - 特許庁

リング発振器は、基準クロックと同一周期のシフトクロックを発振する。 - 特許庁

基準クロックに対してNとおりの遅延時間のサンプリングクロックを発生する。 - 特許庁

A reference clock and a high speed clock with higher frequency are given from outside.例文帳に追加

外部より、基準クロックと、より周波数の高い高速クロックを与える。 - 特許庁

The delayed clock signal and the reference clock signal are inputted to a mirror control circuit, and one of delayed clock signals synchronized with the reference clock signal is detected.例文帳に追加

ミラー制御回路は遅延クロック信号と基準クロック信号が入力され、基準クロック信号と同期する遅延クロック信号のうち一つを検出する。 - 特許庁

The reference clock generator circuit 2 supplies the reference clock Fr commonly to the first and second clock generator circuits 3, 4.例文帳に追加

リファレンスクロック作成回路２は、第１及び第２クロック作成回路３及び４に共通にリファレンスクロックＦｒを供給する。 - 特許庁

A reference clock request receiving unit 1 receives a designation of stream data which serves as the reference clock of reproduction.例文帳に追加

基準クロック要求受付部１は、再生の基準クロックとなるストリームデータの指定を受け付ける。 - 特許庁

The clock frequency-dividing circuit 12 frequency-divides the reference clock SCLK from the reference clock generating circuit 11 according to the set frequency-division ratio to decrease the frequency of the reference clock SCLK.例文帳に追加