「reference clock」に関連した英語例文の一覧と使い方(10ページ目)

一つ以上の並列データとクロック信号とを出力する第１装置と、基準クロック信号を発生する外部クロックソースと、基準クロック信号に同期し、クロック信号とは独立した直列クロック信号を生成して、第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器とを含む。 - 特許庁

例文

The electromagnetic interference prevention apparatus comprises a clock generation means for generating a reference clock signal, a spread spectrum clocking means for receiving an input of the reference clock signal outputted from the clock generation means and modulating the frequency of the received reference clock signal according to a modulation profile with a prescribed frequency, and a data processing means for receiving the clock signal outputted from the spread spectrum clocking means to execute prescribed data processing.例文帳に追加

基準クロックが生成されるクロック発生手段と、クロック発生手段から出力された基準クロックを入力受けて所定の周波数を有する変調プロファイルによって入力された基準クロックの周波数を変調させて出力する拡散スペクトラムクロック処理手段と、拡散スペクトラムクロック処理手段から出力されたクロック信号を入力として所定のデータ処理を遂行するデータ処理手段を含む。 - 特許庁

Moreover, a clock-phase-difference measuring instrument 20a measures for each clock pulse the difference in phase between the reference clock S83 and a demodulated clock S84 regenerated from the received signal, and generates a correction value to be acquired by smoothing the measurement results of the phase differences.例文帳に追加

また、クロック位相差測定器２０ａが、基準クロックＳ８３と、受信信号から再生された復調クロックＳ８４との位相差を毎クロック測定して、その位相差の測定結果を平滑化した補正値を生成する。 - 特許庁

In this case, since this does not require a clock for the integrating action for the supply stop detection of a clock or the comparison actions between the intermediate potential signal and the reference potential, this does not require other clock source and can detect stoppage of a clock.例文帳に追加

この場合、クロックの供給停止検知のための積分動作や中間電位信号と基準電位の比較動作にクロックを必要としないため、他のクロック源を必要とせず、クロックの停止を検知することができる。 - 特許庁

The present invention relates to a clock for operating a CPU or a peripheral circuit being used for one or more computers, and a peripheral device or an external device which utilizes the clock is operated by using a clock generated from a single reference clock.例文帳に追加

一台または複数台のコンピュータで使われているＣＰＵや周辺回路を動作させるクロックと、クロックを利用する周辺機器又は外部機器を、単一の基準クロックから生成したクロックを用いて動作させる。 - 特許庁

This clock generation control circuit is provided with a register to/from where prescribed data can be written or read and this semiconductor integrated circuit inputs a reference clock, and generates a frequency-division clock in the timing of a clock frequency division setting signal.例文帳に追加

所定のデータの書き込み，読み出しが可能なレジスタを備えたクロック生成制御回路と，クロック分周設定信号のタイミングにより，基準クロックを入力して分周クロックを生成する半導体集積回路が提供される。 - 特許庁

To provide a clock signal generation circuit capable of generating high-speed clock signals from a low-speed reference clock and mitigating the limit of the frequency selection of the high-speed clock signals by a simple circuit configuration.例文帳に追加

簡単な回路構成により、低速の基準クロックから高速のクロック信号を生成することができ、高速クロック信号の周波数選択の制限を緩和することができるクロック信号発生回路を提供すること。 - 特許庁

A delay circuit 172 generates delay clock signals S2 by delaying reference clock signals S1 inputted from a clock signal generation circuit 171 and outputs them to the clock terminal Clk of a latch signal output circuit 174.例文帳に追加

遅延回路１７２は、クロック信号生成回路１７１から入力される基準クロック信号Ｓ１を遅延させて遅延クロック信号Ｓ２を生成してラッチ信号出力回路１７４のクロック端子Ｃｌｋに出力する。 - 特許庁

If an operation control signal EN is provided, a frequency dividing clock generator 10 outputs a clock signal CK1 having the same frequency as that of a reference clock signal CK and clock signals CK2-CK5 obtained by frequency-dividing the signal CK1 into 1/2, 1/4 and so forth.例文帳に追加

動作制御信号ＥＮが与えられると、分周クロック生成部１０から、基準クロック信号ＣＫと同じ周波数のクロック信号ＣＫ１とこれを１／２，１／４，…に分周したクロック信号ＣＫ２〜ＣＫ５が出力される。 - 特許庁

The reference clock signal is modulated by a piece of information on a common time basis for the master device and the slave device and the modulated reference clock signal is transmitted, thereby simultaneously transmitting the clock and the common time basis information.例文帳に追加

マスタ装置及びスレーブ装置用の共通時間基準に関する１つの情報により基準クロック信号を変調して、変調された基準クロック信号を伝送することにより、クロックと共通時間基準の情報とを同時に伝送する。 - 特許庁

The PLL control circuit which outputs a PLL clock in response to the reference clock is provided with a frequency adjusting circuit 45 for performing frequency adjustment so that the frequency of the PLL is substantially constant, even when the reference clock fluctuates.例文帳に追加

リファレンスクロックに応答し、ＰＬＬクロックを出力するＰＬＬ制御回路において、リファレンスクロックの変動の際にも、ＰＬＬクロックの周波数が実質的に一定になるような周波数調整を行う周波数調整回路を備えている。 - 特許庁

The semiconductor chip 1 includes a plurality of hard macros 2 which operate by a reference clock CLK and a pad PAD-CLK for clock which supplies the reference clock CLK to one hard macro 2A among the hard macros 2 from the outside.例文帳に追加

本発明に係る半導体チップ１は、リファレンスクロックＣＬＫに基づいて動作する複数のハードマクロ２と、複数のハードマクロ２のうち一のハードマクロ２Ａに外部からリファレンスクロックＣＬＫを供給するためのクロック用パッドＰＡＤ−ＣＬＫとを備える。 - 特許庁

To provide a serial data communication device in which data are transferred at high speed without increasing a frequency of a reference clock even when a one-bit time is not an integer multiple of the reference clock.例文帳に追加

１ビット時間が基準クロックの整数倍とならない場合にも、基準クロックの周波数を上げることなくデータ転送を高速で行うことができるシリアルデータ通信装置を提供する - 特許庁

A delay chain section 1 delays a reference clock signal to output a delayed signal and a sync signal detecting section 2 detects the number of stages of a delay cell for delaying the reference clock signal by one period.例文帳に追加

遅延チェーン部１は、基準クロック信号を遅延させ、遅延信号を出力し、同期信号検出部２は、基準クロック信号の１周期分の遅延を行うディレイセルの段数を検出する。 - 特許庁

When a BCH is detected, the CPU 11 of each client terminal corrects a reference clock time based on the reference clock time information of the management terminal 1 which is added on to the BCH (S51).例文帳に追加

ＢＣＨを検出した場合は、各クライアント端末のＣＰＵ１１はＢＣＨ中に付加されている管理端末１の基準時刻情報に基づいて基準時刻の補正を実施する（Ｓ５１）。 - 特許庁

A data transfer unit 21 extracts a reference clock from one of a plurality of synchronization pattern inserting data, and transfers all the data with respect to the reference clock to generate transferred data.例文帳に追加

データ乗り換え部２１は、伝送遅延差が生じている、複数の同期パターン挿入データの１つから、基準クロックを抽出し、基準クロックに対して、全データを乗り換えて、乗り換えデータを生成する。 - 特許庁

A first counter 21 of a divider circuit 2a is operated in synchronism with a rising edge of a reference clock signal ICK and generates a first division signal RCK, which divides the frequency of the reference clock signal ICK.例文帳に追加

分周回路２ａの第１カウンタ２１は基準クロック信号ＩＣＫの立ち上がりエッジに同期動作して基準クロック信号ＩＣＫを分周した第１分周信号ＲＣＫを出力する。 - 特許庁

A counter clock cycle switching part 9 supplies a reference clock FCLK as a counter clock CCLK when up and down count operation are started, and switches the cycle of the counter clock CCLK to 4, 8, 32 times when time that is 100, 500, 1300 times larger than the reference clock cycle passes from an operation start point.例文帳に追加

カウンタクロック周期切替部９は、アップカウント動作およびダウンカウント動作の開始時点で、基準クロックＦＣＬＫをカウンタクロックＣＣＬＫとして供給し、動作開示時点から基準クロック周期の１００倍、５００倍、１３００倍の時間が経過した時点でカウンタクロックＣＣＬＫの周期を４倍、８倍、３２倍にそれぞれ切り替える。 - 特許庁

A timestamp server 4 receives the time certificate 3, acquires the reference time and corrects and inspects an internal clock 17 by using the reference time.例文帳に追加

タイムスタンプサーバ４は、時刻証明書３を受信して基準時刻を取得し、これを用いて内部クロック１７の更正と監査を行う。 - 特許庁

The reference clock stop detection section 202B outputs a reference data signal pfd_in_en to a data terminal of an RS-FF of the PFD main section.例文帳に追加

基準クロック停止検出部２０２ＢはＰＦＤ主要部のＲＳ−ＦＦのデータ端子に基準データ信号ｐｆｄ＿ｉｎ＿ｅｎを出力する。 - 特許庁

When the reference clock ref_clk stops, the reference data signal pfd_in_en remains "L" to stop the operation of the PFD main section.例文帳に追加

基準クロックｒｅｆ＿ｃｌｋが停止すると、基準データ信号ｐｆｄ＿ｉｎ＿ｅｎは「Ｌ」のままとなり、結果ＰＦＤ主要部の動作が停止する。 - 特許庁

The reference clock circuit and the pulse generating circuit generate the reference signal and timing control signal corresponding to the oscillation energy received by the generator.例文帳に追加

基準クロック回路とパルス生成回路は装置が受ける振動エネルギーに対応した基準信号およびにタイミング制御信号を生成する。 - 特許庁

A spectrum diffusion oscillation circuit 10 has a reference oscillator 12 for generating a generated reference clock signal, and a PLL circuit 14.例文帳に追加

スペクトラム拡散発振回路１０は、発生させた基準クロック信号を発生する基準発振器１２とＰＬＬ回路１４とを備えている。 - 特許庁

A No.1 circuit part 111 of a plurality of circuit parts receives a reference clock signal generated by a reference clock signal generating part and a return signal to be transmitted from the terminal of a reference signal transmission path through a return transmission path.例文帳に追加

複数の回路部のうちＮｏ．１回路部１１１は、基準クロック信号発生部が発生した基準クロック信号および基準信号伝送路の終端から折返し伝送路により伝送する折返し信号の双方を受信する。 - 特許庁

A clock control circuit 8 constituted in this semiconductor integrated circuit is constituted of a state transition circuit 236 for controlling the frequency-division/switching of the clock, a switching timing generating circuit for measuring the switching timing of the clock, and a selection switching circuit for switching the reference clock and the frequency-division clock.例文帳に追加

この半導体集積回路に構成されるクロック制御回路８は，クロックの分周／切替を制御する状態遷移回路２３６と，クロックの切替タイミングを計る切替タイミング生成回路と，基準クロックと分周クロックとを切替える選択切替回路とから構成されている。 - 特許庁

To provide a clock distribution method in an optical wavelength multiplex network that can extract a clock with equal accuracy to a reference clock from a transmission line frequency of a multiplexed optical signal or a monitor signal so as to realize clock distribution economically and to provide a clock distribution system.例文帳に追加

本発明の課題は、多重化された光信号あるいは監視信号の伝送路周波数から基準クロックと同等の精度のクロックを抽出でき、経済的にクロック分配を実現できる光波長多重ネットワークにおけるクロック分配方法及びクロック分配システムを提供することにある。 - 特許庁

To provide a wireless communication device, capable of restarting clock generation by a control of a baseband unit which operates on the same clock as that used by a high-frequency unit at a stop of clock generation, and capable of easily matching the timing of the restart of the clock generation and a timing of other operations, using the same common reference clock.例文帳に追加

高周波部のクロック停止をそれと同じクロック信号で動作するベースバンド部で制御してもクロック発振を再開可能であり、該再起動のタイミングを、共有時計を基準とする他の動作とタイミング的に整合させることが容易な無線通信装置を提供する。 - 特許庁

The indoor transmitter 200 further includes a clock adjustment part 208 for converting a clock frequency for a reference clock so as not to generate a predetermined frequency offset Δf, and a carrier generator 210 for generating a carrier based on the adjusted clock which is output from the clock adjustment part 208.例文帳に追加

屋内送信機２００は、さらに、基準クロックに対して、所定の周波数オフセットΔｆを生じさせるようなクロック周波数の変換を行うクロック調整部２０８と、クロック調整部２０８からの調整後のクロックに基づいて、搬送波を生成するキャリア生成器２１０とを含む。 - 特許庁

This apparatus includes an address generating part for generating addresses; a memory for outputting a clock enable signal which specify the enablement or disablement of a reference clock on the basis of an address from the address generating part; and a timing generating part for enabling or disabling the reference clock by the clock enable signal of the memory and outputting a timing signal on the basis of this enabled or disabled reference clock.例文帳に追加

本装置は、アドレスを発生するアドレス発生部と、このアドレス発生部からのアドレスにより、基準クロックの有効または無効を規定するクロックイネーブル信号を出力するメモリと、このメモリのクロックイネーブル信号により基準クロックを有効または無効にして、この有効、無効にされた基準クロックに基づいて、タイミング信号を出力するタイミング発生部とを備えたことを特徴とする装置である。 - 特許庁

This multiplexing device 20 is provided with a reference time discontinuous point detection sections 291,... that detect a discontinuous reference time recovered by an elementary stream clock reference ESCR of a received packetized elementary stream PES.例文帳に追加