「sequential comparison」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

During sequential comparison, switches 21-23, 25 are turned off and switches 24, 26 are turned on.例文帳に追加

逐次比較時には、スイッチ２１〜２３，２５がＯＦＦ、スイッチ２４，２６がＯＮとなる。 - 特許庁

METHOD AND DEVICE FOR SEQUENTIAL COMPARISON TYPE AD CONVERSION例文帳に追加

逐次比較型ＡＤ変換方法および逐次比較型ＡＤ変換装置 - 特許庁

To provide a sequential comparison type AD converter which can appropriately operate during a low voltage operation.例文帳に追加

低電圧動作時に適切に動作可能な逐次比較型ＡＤ変換器を提供する。 - 特許庁

To reduce a circuit area of a sequential comparison type analog-digital conversion circuit (SAR-DAC).例文帳に追加

逐次比較型アナログデジタル変換回路（ＳＡＲ−ＤＡＣ）の回路面積を縮小する。 - 特許庁

A detection circuit 7 is installed which detects a change in value of an arbitrary bit of the sequential comparison register 5.例文帳に追加

逐次比較レジスタ５の任意のビットに対して、そのビットの値の変化を検出する検出回路７を設ける。 - 特許庁

Since a resistor 20 is set to an optimal resistance value during sequential comparison, impedance seen from the node A to the left side is approximately matched with impedance seen from the node B to the left side, and great noise cancel effects can also be obtained during sequential comparison.例文帳に追加

抵抗２０は、逐次比較時に最適な抵抗値に設定されているので、ノードＡから左側を見たインピーダンスとノードＢから左側を見たインピーダンスとが略一致することになり、逐次比較時にも大きなノイズキャンセル効果を得ることができる。 - 特許庁

When the detection circuit 7 detects a change in the value in a period wherein the sequential comparison register 5 should hold the data, for example, in a period other than a comparison period, an abnormal conversion detection signal is output.例文帳に追加

検出回路７により、逐次比較レジスタ５がデータを保持しなければならない期間、たとえば、比較期間以外にその値が変化したことを検出して異常変換検出信号を出力する。 - 特許庁

ANALYZING METHOD FOR CHARACTER EXTRACTION AND COMPARISON CLASSIFICATION OF SEQUENTIAL GENE EXPRESSION DATA AND ANALYZING APPARATUS BASED ON THE ANALYZING METHOD例文帳に追加

時系列遺伝子発現量データの特徴抽出と比較分類を目的とする解析方法、および該解析方法に基づく解析装置 - 特許庁

To achieve both of high-speed operation by parallel processing and a simple configuration by sequential comparison processing, so as to realize high accuracy of AD conversion processing.例文帳に追加

並列処理による高速化と、逐次比較処理によるシンプルな構成とを両立させたまま、ＡＤ変換処理の高精度化を図る。 - 特許庁

To provide a sequential comparison type A/D converter which reduces a power consumption of a comparator part in a sampling period.例文帳に追加

本発明は、サンプリング期間におけるコンパレータ部分の消費電力を削減した逐次比較型ＡＤ変換器を提供することを目的とする。 - 特許庁

To reduce a time required for processing when performing over sampling, and thereby to reduce a conversion time of an A/D conversion, in a sequential comparison type A/D converter.例文帳に追加

逐次比較型Ａ／Ｄ変換器において、オーバーサンプリングを行う場合の処理にかかる時間、ひいてはＡ／Ｄ変換の変換時間を短縮する。 - 特許庁

A polarity reversal means 32 reverses the polarities of the sequential analog video signals VSIG based on the polarity selection signals POLSEL generated by the comparison means 31.例文帳に追加

極性反転手段３２は、比較手段３１が生成する極性選択信号ＰＯＬＳＥＬを元に順次アナログ映像信号ＶＳＩＧの極性を反転する。 - 特許庁

To shorten conversion cycles of a sequential comparison type AD conversion device with n-bit resolution by using high-order (m) bits of a last conversion result for 3rd continuous conversion and later.例文帳に追加

ｎビット分解能を有する逐次比較型ＡＤ変換装置において、３回目以降の連続変換の際に、前回の変換結果の上位ｍビットを利用して、変換サイクルを短縮する。 - 特許庁

A comparison means 31 compares the video signals SIGa stored in the temporary storage means 29 with the video signals SIG corresponding to the sequential analog video signals VSIG written to the arbitrary pixel of the liquid crystal panel selected by the pixel determination means 28, and generates polarity selection signals POLSEL selecting polarities of the sequential analog video signals VSIG from the comparison result.例文帳に追加

比較手段３１は、一時記憶手段２９に記憶された映像信号ＳＩＧａと、画素決定手段２８で選択された液晶パネルの任意の画素に書き込まれる順次アナログ映像信号ＶＳＩＧに対応する映像信号ＳＩＧとを比較し、比較結果から順次アナログ映像信号ＶＳＩＧの極性を選択する極性選択信号ＰＯＬＳＥＬを生成する。 - 特許庁

To provide a sequential comparison type A/D converter which comprises a sample/hold amplifying circuit and is capable of inputting and A/D converting a signal of which a signal amplitude is equal with a power supply voltage.例文帳に追加

本発明は、サンプルホールドアンプ回路を備え、電源電圧と等しい信号振幅の信号を入力してＡＤ変換することが可能な逐次比較型ＡＤ変換器を提供するを目的とする。 - 特許庁

To provide an analyzing method for the extraction of characters of sequential gene expression data of a recombinant gene in individual plant body in the case of using a Luc-Tag line transformed plant and for the comparison classification based on the characters of the sequential gene expression data between the individuals, and provide an analyzing apparatus based on the analyzing method.例文帳に追加

「ＬｕｃＴａｇライン」型形質転換体植物の利用する際、個々の植物個体における該組み換え遺伝子の時系列遺伝子発現量データの特徴抽出と、個体相互間における時系列遺伝子発現量データの特徴に基づく、比較分類を目的とする解析方法、および該解析方法に基づく解析装置を提供する。 - 特許庁

To obtain a sequential comparison ADC for converting an analog signal into a digital signal utilizing a capacitor array in which conversion accuracy is prevented from deteriorating due to charges leaked at the time of MSB conversion in the conversion subsequent to the MSB conversion.例文帳に追加

コンデンサアレイを利用してアナログ入力信号をディジタル信号に変換する逐次比較型ＡＤＣにおいて、ＭＳＢ変換時の電荷のリークによりＭＳＢ以降の変換において変換精度が劣化することを防止する。 - 特許庁

To generate a video signal for interlaced scanning and prevent the accuracy of detecting a color subcarrier frequency component included in a luminance signal from degrading, in comparison with the accuracy of a pixel signal read out by sequential scanning.例文帳に追加

順次走査方式で画素信号を読み出した場合と比べて輝度信号に含まれるカラーサブキャリア周波数成分の検出精度が低下するのを抑制しつつ、飛び越し走査方式に対応した映像信号を生成する。 - 特許庁

A block of them is added to the sequential comparison type AD conversion device to automatically decide the matching high-order (m) bits of the last conversion result and use the high-order (m) bits of the last conversion result, thereby shortening conversion cycles.例文帳に追加

これらのブロックを、逐次比較型ＡＤ変換装置に追加することにより、前ｉ回の変換結果の一致上位ｍビットを自動的に判別し、前ｉ回の変換結果の上位ｍビットを利用することで変換サイクルを短縮する。 - 特許庁

The Viterbi decoder has a COFDM demodulator 1, a depuncture unit 2, a ranch metrics forming unit 3, an addition-comparison-selection nit 4, a RAM block 5, a best path unit 6, an error unit 7 and a sequential controller 8 that controls the operation of the other units.例文帳に追加

ビタビデコーダは、ＣＯＦＤＭ復調器１と、デパンクチュアユニット２と、ブランチメトリクス形成ユニット３と、加算−比較−選択ユニット４と、ＲＡＭブロック５と、最良パスユニット６と、エラーユニット７と、他のユニットの動作を制御するシーケンシャル制御装置８とを有する。 - 特許庁

A voltage difference between a first common point P_1 and a second common point P_2 is fed back to the differential amplifier section 21 by the first feedback section 25A and the second feedback section 25B, and then is converted into a six-bit digital value by the sequential comparison type AD converter circuit and then is output again.例文帳に追加

第１共通点Ｐ_１と第２共通点Ｐ_２との間の電位差は、第１帰還部２５Ａおよび第２帰還部２５Ｂにより差動増幅部２１に帰還されて、再び、逐次比較型ＡＤ変換回路により、６ビットのデジタル値に変換されて出力される。 - 特許庁

In the reciprocity failure evaluating method for the photoreceptor, respective potentials of a photoreceptor to exposure energy after multi-beam simultaneous exposure of an exposure pattern and sequential exposure between multi-beam scanning exposure processes are measured and compared with each other and it is evaluated whether the photoreceptor as a body to be inspected has a reciprocity failure according to the comparison result.例文帳に追加

本発明の感光体の相反則不軌評価方法によれば、露光パターンにマルチビームの同時露光と、マルチビーム走査露光間の順次露光とにおける露光後の感光体の露光エネルギーに対する各電位を測定し、測定した各電位を比較して、比較した結果に応じて被検査体の感光体が相反則不軌を生じるか否かを評価する。 - 特許庁

A voltage value output as a differential signal from a first and a second output terminal of the differential amplifier section 21 is converted into a six-bit digital value by a sequential comparison type AD converter circuit (which consists of the first variable capacity section 22A, the second variable capacity section 22B, and the comparator section 23 and connection control section 24) and then is output.例文帳に追加

差動増幅部２１の第１出力端子および第２出力端子から差動信号として出力された電圧値は、逐次比較型ＡＤ変換回路（第１可変容量部２２Ａ，第２可変容量部２２Ｂ，比較部２３および接続制御部２４からなる。）により、６ビットのデジタル値に変換されて出力される。 - 特許庁