「shift arithmetic unit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A 0th order interpolation arithmetic unit 2 obtains phasing vectors of some slots before and after a target slot and calculates an average phase shift.例文帳に追加

０次内挿演算器２は注目しているスロット前後いくつかのスロットのフェージングベクトルを求め、その平均を位相のずれを算出する。 - 特許庁

A data line driving circuit 200 is provided with a shift register section 210 applying the cascade connection to each shift register unit circuit Ua1 to Uan+2 and an output signal control section 220 consisting of each arithmetic unit circuit Ub1 to Ubn+1.例文帳に追加

データ線駆動回路２００は、各シフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２を縦続接続したシフトレジスタ部２１０と、各演算単位回路Ｕｂ１〜Ｕｂｎ＋１からなる出力信号制御部２２０を備える。 - 特許庁

Then, division for averaging is done in two steps, and the first half provides division with a power of two as a divisor to be performed by a bit shift arithmetic unit 70.例文帳に追加

ここで、平均化のための除算を２回に分け、前半は、ビットシフト演算器７０による、２のべき乗を除数とする除算を行う。 - 特許庁

A device is equipped with the seam position detecting device of a weld zone on the inside surface of a spiral steel tube, a temperature distribution detecting device 3, an arithmetic unit 4 performing the arithmetic of the shift quantities of a temperature peak position and a seam position and a controller 5 moving the position of a welding torch 7 so that the shift of the position becomes zero.例文帳に追加

スパイラル鋼管の内面溶接部のシーム位置検出装置と、温度分布検出装置３と、温度ピーク位置とシーム位置との位置ずれ量を演算する演算装置４と、位置ずれがゼロになるように溶接トーチ７の位置を移動させる制御装置５とを備えた。 - 特許庁

A current phase shift arithmetic unit 87 calculates the phase shift β of each phase current Iu, Iw based on the inductance mismatching of each phase on the basis of instantaneous current values Iu1, Iw1, Iu2 and Iw2 of each phase in rotational angles θ_1, θ_2.例文帳に追加

電流位相ずれ演算部８７は各相のインダクタンス不整合に基づく各相電流Ｉｕ，Ｉｗの位相ずれβを回転角度θ_１，θ_２での各相の瞬時電流値Ｉｕ１，Ｉｗ１，Ｉｕ２，Ｉｗ２に基づき算出する。 - 特許庁

To provide a fast Fourier transform arithmetic unit which can prevent an overflow in operation processing of following data, by updating a bit shift amount when occurring overflow.例文帳に追加

桁あふれ発生時にビットシフト量を更新することにより、後続データの演算処理時に桁あふれの発生を抑制することのできる高速フーリエ変換演算装置を得る。 - 特許庁

A processor has: an arithmetic and logic unit 13 performing at least one of the four arithmetic operations and a shift operation; a decimal point position register 14 holding decimal point position data of the fixed-point arithmetic; and a rounding/saturation processor 20 performing prescribed rounding and saturation processing to output of the arithmetic and logic unit 13 based on the decimal point position data held in the decimal point position register 14.例文帳に追加

四則演算とシフト演算の少なくとも一方を行う算術論理演算ユニット１３と、固定小数点演算の小数点位置データを保持する小数点位置レジスタ１４と、小数点位置レジスタ１４に保持される小数点位置データに基づいて、算術論理演算ユニット１３の出力に対して所定の丸め及び飽和処理を行う丸め／飽和処理器２０とを有する。 - 特許庁

A first order interpolation arithmetic unit 3 obtains a change (gradient) in the phasing vectors from the target slot and slots before and after the target slot through linear approximation by linear interpolation to calculate the phase shift.例文帳に追加

１次内挿演算器３は注目しているスロット並びにその前後のスロットから直線内挿補間による線形近似によってフェージングベクトルの変化（傾き）を求め、位相ずれを算出する。 - 特許庁

The multi-value PSK decoder for 8PSK or over demodulating I and Q signals demodulated by an orthogonal demodulator employs an adder and a bit shift arithmetic unit, to conduct branch metric calculation on the basis of a square of the Euclidian distance.例文帳に追加

直交復調器で復調されたI信号およびQ信号を復調する8PSK以上の多値PSK復号装置において、加算器とビットシフト演算器を用いてユークリッド距離の二乗に基づくブランチメトリック計算を行う。 - 特許庁

To provide a high speed reciprocal arithmetic unit to be easily constituted only of a general bit shift function installed in a microcomputer or the like, an adder (substracter) and a storage device of small capacity.例文帳に追加

マイクロコンピュータ等に装備されている一般的なビットシフト機能と、加算器（減算器）のみで、また、小容量の記憶装置を設けるのみで、容易に構成できる、高速の逆数演算装置を提供すること。 - 特許庁

A control part 3 selects an execution mode of the minimum power consumption of the arithmetic unit to be used, by comparing the number of tasks with the mode shift point of the execution mode information storing part 2 when the number of tasks are give.例文帳に追加

制御部３は、タスクの個数が与えられた場合、このタスク個数と、実行モード情報格納部２のモード転換点と比較して使用する演算器の最も消費電力量が少ない実行モードを選択する。 - 特許庁

The double-precision arithmetic unit 101 adds/subtracts the double-precision data including the value of the double- precision register 104 and the value of the shift register 106, and a divisor of the double-precision data stored on a double-precision register 103.例文帳に追加

倍精度演算器１０１は、フラグレジスタ１０２に格納された演算結果の符号に応じて、倍精度レジスタ１０４の値とシフトレジスタ１０６の値とを含む倍精度データと、倍精度レジスタ１０３に格納された倍精度データの除数とを、加減算する。 - 特許庁

The arithmetic circuit has a memory RAM storing original image data to be referred to by the unit of a macro block being the block of prescribed number of pixels and a pattern judging block for outputting a bit shift quantity S12 required for extracting a pattern, data on whether to permit writing into a memory and data S18 showing which direction one direction of an object boundary pixel is.例文帳に追加

演算回路は、参照すべき元の画像データを所定数の画素のかたまりであるマクロブロック単位で格納したメモリＲＡＭと、パターンを抽出するために必要なビットシフト量Ｓ１２と、メモリへに書き込みを許可するか否かのデータＳ１６と、一方向がいずれの方向のオブジェクト境界画素かを示すデータＳ１８とを出力するパターン判定ブロックとを有する。 - 特許庁

A PE 10 of the SIMD microprocessor has two shifter pairs 12 each comprising a PSH 12a and a BSH 12b when an ALU (Arithmetic and Logic Unit) 14 has independently operable ALU(L) 14a and ALU(H) 14b, and has shift data selection circuits 13 performing selection and bit expansion of data output from the shifter pairs 12 correspondingly to each the ALU.例文帳に追加

ＳＩＭＤ型マイクロプロセッサのＰＥ１０において、ＡＬＵ１４がＡＬＵ（Ｌ）１４ａ、ＡＬＵ（Ｈ）１４ｂと２つに分割して動作させることが可能な構成になっているときに、ＰＳＨ１２ａとＢＳＨ１２ｂとから構成されシフタ対１２を２つ備えるとともに、シフタ対１２から出力されたデータを選択およびビット拡張を行うシフトデータ選択回路１３を各ＡＬＵに対応して備えた。 - 特許庁