「slave clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A high-speed data slave station inputting part 15A superimposes the first supervisory data signal on the clock signal.例文帳に追加

高速データ子局入力部１５Ａは第１監視データ信号をクロック信号に重畳する。 - 特許庁

This serial bus system including a data bus connecting a master device and a slave device together and a shared clock system constructed for feeding a shared clock signal to the master device and the slave device is used for data communication between the devices according to a master-slave protocol.例文帳に追加

マスタ装置とスレーブ装置を接続するデータバスと、共有クロック信号をマスタ装置及びスレーブ装置に供給するように構成された共有クロックシステムとを含む、装置間でマスタースレーブプロトコルに従ってデータ通信するためのシリアルバスシステム。 - 特許庁

The slave units S-1 to S-(n-1) at positions other than the lowest position respond to the phase correction request signal, and each clock signal is initialized for synchronizing with the clock signal of the slave unit S-n at the lowest position.例文帳に追加

最下位以外のスレーブユニットＳ−１〜Ｓ−（ｎ−１）はこの位相補正要求信号に応答し、各自のクロック信号を、最下位のスレーブユニットＳ−ｎのクロック信号に同期させるよう初期化する。 - 特許庁

To reduce a processing load on a slave node and also to reduce a network load concerning a clock synchronization system for clock synchronization between a master node and the slave node which are connected via a network.例文帳に追加

ネットワークを介して接続されたマスタノードとスレーブノードとの間でクロックの同期を行うためのクロック同期システムにおいて、スレーブノードの処理負荷を削減するとともに、ネットワーク負荷を軽減すること。 - 特許庁

The transfer clock is transmitted from the master device and transmitted to each slave device, and the serial data signal transmits and receives data from bit serial synchronously with the transfer clock between the master device and each slave device.例文帳に追加

転送クロックはマスタデバイスから送出され各スレーブデバイスに送出され、シリアルデータ信号はマスタデバイスと各スレーブデバイスとの間で転送クロックに同期してビットシリアルにデータを送受信する。 - 特許庁

To eliminate limit in the number of slave clocks that can be arranged in a system, increase flexibility in operation, and particularly facilitate addition of a clock to an already operated system in regard to a wireless type master-and-slave clock system.例文帳に追加

無線式親子時計システムにおいて、システム内に配置できる子時計の数の制限をなくして、運用上、融通性を増し、特に、既に運用されているシステムに後から時計の追加を容易にする。 - 特許庁

The slave station extracts a value of the control data under the control of the pseudo transmission clock signal, and superimposes a monitoring data signal on the pseudo transmission clock signal.例文帳に追加

子局は、擬似伝送クロック信号の制御下で制御データの値を抽出し、監視データ信号を擬似伝送クロック信号に重畳する。 - 特許庁

A frequency setting circuit 3 sets the frequency of clock signal of a master bus clock line to the operating frequency of a slave device to be controlled.例文帳に追加

周波数設定回路３は、マスタバスクロックラインのクロック信号の周波数を制御対象のスレーブデバイスの動作周波数に設定する。 - 特許庁

In addition, resistors are utilized to provide fixed impedances to compensate for device mismatches between components in the master clock circuit and the slave clock circuit.例文帳に追加

更に、抵抗を利用してマスタークロック回路とスレーブクロック回路の構成要素間のデバイス不整合を補正する固定インピーダンスを供給する。 - 特許庁

The clock generating device detects the number of slave devices connected in a slave device mounting detection part, and notifies a buffer type selection part of the detected number.例文帳に追加

クロック生成装置は、スレーブ装置実装検出部において接続されたスレーブ装置の数を検出し、その検出数をバッファタイプ選択部に通知する。 - 特許庁

To reduce a cost of a system by removing an oscillation circuit from a slave device by controlling a supply of a clock signal from a master device to the slave device.例文帳に追加

マスター機器からスレーブ機器へのクロック信号の供給を制御することで、スレーブ機器から発振回路を除去して、システムのコスト削減を図る。 - 特許庁

Thus, it is possible to change the frequency of the clock signal for making the slave operate for every transfer request, and to easily execute the meticulous control of the power of the slave.例文帳に追加

これにより、スレーブを動作させるクロック信号の周波数を転送要求毎に変更でき、スレーブの電力のきめ細かな制御を容易に実施できる。 - 特許庁

Each node which is decentralized through are communication link 12 in this system 10 includes a slave clock which synchronizes a slave time value by using a synchronizing protocol.例文帳に追加

本発明に従うシステムにおいて、通信リンクを経由して分散する各ノードは、同期プロトコルを使用してスレーブ時刻値を同期させるスレーブ・クロックを含む。 - 特許庁

In the clock distribution system 100, a loop is formed, wherein an optical clock signal for clock distribution circulates between a master station 1 and a slave station 2 through optical fibers 3A and 3B.例文帳に追加

クロック分配システム１００では、光ファイバ３Ａ，３Ｂを介してマスタ局１とスレーブ局２との間をクロック分配用の光クロック信号が周回するループが形成される。 - 特許庁

To improve clock accuracy of a station (slave station) being subordinate to a master station and to relax a limitation in the number of links for the slave station in a digital network of network synchronism due to a slave synchronization system.例文帳に追加

従属同期方式による網同期のディジタルネットワークにおいて、主局に従属する局（従属局）のクロック精度を向上させると共に、該従属局のリンク数の制限を緩和することである。 - 特許庁

The CPU unit periodically reports the time on an internal clock 26 to each slave, over a time synchronous flame.例文帳に追加

ＣＰＵユニットは、定期的に内部時計２６の時刻を時間同期フレームに載せて各スレーブに通知する。 - 特許庁

Based on an address signal of the slave 3 included in an access signal transmitted from the corresponding master 1, the switch in-master section 20 outputs a clock request signal for supplying clock signals to the switch in-slave section 21 corresponding to the slave 3 specified with the address signal to a clock generator 4.例文帳に追加

そして、スイッチ内マスタ部２０は、対応するマスタ１からのアクセス信号に含まれるスレーブ３のアドレス信号に基づいて当該アドレス信号により特定されるスレーブ３に対応するスイッチ内スレーブ部２１へのクロック信号を供給するためのクロック要求信号をクロックジェネレータ４に対して出力する。 - 特許庁

To perform serial data transmission from a slave device to a master device even without synchronization with a clock signal.例文帳に追加

クロック信号との同期を取らなくてもスレーブ装置からマスター装置へのシリアルデータ送信を可能とする。 - 特許庁

To provide a master clock device, for synchronizing the clocking of a slave clock by a master clock with kinds of synchronization method, namely a time signal and a timecode signal, via an existing signal line, and selecting a plurality of types of slave clocks on the signal line, and easily synchronizing the clocking of the salve clock with that of the master clock, even if they differ.例文帳に追加

本発明は、親時計が既存の信号線を介して２種類の同期方法、時報信号とタイムコード信号、により子時計の計時を同期させて、信号線上に子時計の種類を複数選択でき、かつ、子時計の計時が親時計のそれと異なっても容易に同期させることができる親子時計装置を提供する。 - 特許庁

To provide a system architecture and a method for synchronizing the slave clock of one or more resources with the master clock of a controller in a document processing system.例文帳に追加

文書処理システムにおいて、１つ以上のリソースのスレーブクロックをコントローラのマスタクロックと同期させるシステムアーキテクチャおよび同期方法を提供する。 - 特許庁

To provide a multiplex communication system capable of determining whether a clock connected to a slave station is normal without preparing another clock.例文帳に追加

別クロックを用意することなく、スレーブ局に接続されたクロックが正常であるかどうかを判定することができる多重通信システムを提供すること。 - 特許庁

A slave operates by receiving a clock signal when the clock enable signal is valid, and transfers data in response to the transfer request arbitrated by the arbitration circuit.例文帳に追加

スレーブは、クロックイネーブル信号が有効なときにクロック信号を受けて動作し、調停回路により調停された転送要求に応じてデータを転送する。 - 特許庁

IN scan test mode, inspection data received by the inspection input terminal TI are held synchronously with a clock of master clock terminal MSK and are outputted from the output terminal Q synchronous with a clock of a slave clock input terminal SCK.例文帳に追加

スキャンテストモードにおいては、検査入力端子ＴＩに受けた検査データがマスタークロック端子ＭＳＫのクロックに同期して保持され、スレーブクロック入力端子ＳＣＫのクロックに同期して出力端子Ｑから出力される。 - 特許庁

A master LSI 10 and a slave LSI 120 generate operation clocks synchronized with the same synchronization clock, the operation clocks are counted by operation counters 15, 25, to generate respectively the first word clock and the second word clock.例文帳に追加

マスタＬＳＩ１０とスレーブＬＳＩ２０は、同じ同期クロックに同期した動作クロックを生成し、その動作クロックを動作カウンタ１５，２５でカウントして第１ワードクロックと第２ワードクロックをそれぞれ生成する。 - 特許庁

When slave data corresponding to the count of an input setting counter 6 are selected by an input selector 1, the selected slave data are latched by an input latch 2 synchronously with a transfer clock and the latched slave data are loaded to a shift register 3 synchronously with the transfer clock.例文帳に追加

入力設定カウンタ６のカウント値に対応する従属データが入力セレクタ１により選択されると、選択された従属データは転送クロックに同期して入力ラッチ２にラッチされ、ラッチされた従属データは転送クロックに同期してシフトレジスタ３にロードされる。 - 特許庁

The legacy IP converter 12-2 set as the first clock slave performs clock synchronization by controlling a clock frequency of a variable clock unit so that a receiving buffer amount stored in a receiving buffer of a one specified channel of the legacy IP converter 12-1 set as a clock master becomes stable at a center value.例文帳に追加

第１クロックスレーブを設定したレガシーＩＰ変換器１２−２は、クロックマスタを設定したレガシーＩＰ変換器１２−１の特定１チャネルの受信バッファに蓄積された受信バッファ量をセンタ値に安定するように可変クロック部のクロック周波数を制御してクロック同期する。 - 特許庁

Slave stations SA, SB have first combination means SM1A, SM1B for generating slave period signals TICKSA, TICKSB synchronized with the master clock signal CLKM, respectively.例文帳に追加

スレーブステーションＳＡ、ＳＢは、マスタクロック信号ＣＬＫＭと同期するスレーブ周期信号ＴＩＣＫＳＡを生成する第１の合成手段ＳＭ１Ａ、ＳＭ１Ｂを有する。 - 特許庁

When clock signals ϕ1toϕ3 with different frequencies are selected for each slave module by a multiplexer MUX, data transfer meeting the respective transfer speeds of the slave modules is carried out.例文帳に追加

スレーブモジュール毎に周波数の異なるクロック信号φ１〜φ３をマルチプレクサＭＵＸで選択することでスレーブモジュールの個々の転送速度に合わせたデータ転送を行う。 - 特許庁

The slave station 2 has a timing adjusting circuit 21 which generates a corrected clock signal by adjusting the timing of the clock signal so that the difference in delay time between the received adjusting data and clock signal has a proper value, and uses the corrected clock signal for internal processing.例文帳に追加

スレーブ局２は、受信した調整用データとクロック信号との遅延時間の差が適正値になるようにクロック信号のタイミングを調整した補正クロック信号を生成して内部処理に用いるタイミング調整回路２１を有する。 - 特許庁

When the clock permission signal CKE is given, the clock control part 30 supplies the bus clock BCK, as an internal clock CLK, to a bus interface part 10 and an interrupt outputting part 40 independently of a selection signal SEL to the slave block 2.例文帳に追加

クロック制御部３０は、クロック許可信号ＣＫＥが与えられると、このスレーブブロック２に対する選択信号ＳＥＬに拘らず、バスクロックＢＣＫを内部クロックＣＬＫとしてバスインタフェース部１０と割込出力部４０に供給する。 - 特許庁

Data are transmitted together with a clock signal from a master to a slave, and an optical communication control apparatus 22 of a slave transmits the data to the master synchronously with an adjustment signal in which the clock signal transmitted from the master is adjusted by a delay line.例文帳に追加

マスタからスレーブへはクロック信号と共にデータを送信し、スレーブの光通信制御部２２は、マスタから送信されたクロック信号をディレイラインにより調整した調整クロック信号に同期してデータをマスタへ送信する。 - 特許庁

In a clock-synchronous communication system, a clock pulse being a communication clock is output from a master device to a slave device so as to synchronize the master device and slave device, the data transmitting side transmits a data signal to a data signal line with one edge timing of the clock pulse, and the data receiving side receives the data signal from the data line with the other edge timing of the clock pulse.例文帳に追加

クロック同期式通信システムでは、マスタ装置からスレーブ装置へ同期用の通信クロックであるクロックパルスが出力されると共に、データを送信する側は、クロックパルスの一方のエッジタイミングで、データ信号線へデータ信号を送出する動作を行い、データを受信する側は、クロックパルスの他方のエッジタイミングで、データ信号線からデータ信号を受信する動作を行う。 - 特許庁

The synchronous outputting part 40 of the slave block 2 holds an interrupt factor signal INT from a function processing part 20 in synchronization with a bus clock BCK and outputs the interrupt factor signal, as a clock permission signal CKE, to a clock control part 30.例文帳に追加

スレーブブロック２の同期出力部４０は、機能処理部２０からの割込要因信号ＩＮＴをバスクロックＢＣＫに同期して保持し、クロック許可信号ＣＫＥとしてクロック制御部３０に出力する。 - 特許庁

The master unit includes a clock signal generation means which sends a clock signal for transmission of a status signal to a clock signal line in response to the change in signal level of the status signal line with respect to all slave units.例文帳に追加

また、マスタ装置は、すべてのスレーブ装置について状態信号線の信号レベルが変化すると、状態信号を送信させるためのクロック信号をクロック信号線へ送出するクロック信号発生手段を備える。 - 特許庁

The clock master, when satisfying conditions of clock master switching request transmission such as degradation in performance of its own station as the clock master (S51), makes a switching request to a mobile station in a slave mode (S52).例文帳に追加

クロックマスタは、自局が例えばクロックマスタとしての能力が低下する等のクロックマスタ切替要求送信の条件を満たしたときに（Ｓ５１）、スレーブモードの移動局に対して切替要求を行う（Ｓ５２）。 - 特許庁

The legacy IP converter 12-3 set as the second clock slave performs clock synchronization by controlling the clock frequency so that the receiving buffer amount of one specified channel of the legacy IP converter 12-2 becomes stable at the center value.例文帳に追加

第２クロックスレーブを設定したレガシーＩＰ変換器１２−３は、レガシーＩＰ変換器１２−２の特定１チャネルの受信バッファ量をセンタ値に安定するようにクロック周波数を制御してクロック同期する。 - 特許庁

Time calibration processing for calibrating the internal clock of the slave station device is executed at a period that is shorter than a sampling period.例文帳に追加

子局装置の内部時計を較正する時刻較正処理をサンプリング周期よりも短い周期で実施する。 - 特許庁

A flip-flop circuit 20 comprises a master latch circuit 1, a slave latch circuit 3, a clamp section 3, and a clock buffer circuit 4.例文帳に追加

フリップフロック回路２０には、マスターラッチ回路１、スレーブラッチ回路２、クランプ部３、及びクロックバッファ回路４が設けられる。 - 特許庁

One of the communication terminals connected to the network 105 outputs a clock synchronization packet for synchronizing the system clock as a clock master and the other communication terminal receives the clock synchronization packet as a clock slave so as to synchronize the system clock and to synchronize the time of NTP time stamp between the communication terminals.例文帳に追加

ネットワーク１０５に接続された複数の通信端末間で、通信端末の１つがクロックマスターとしてシステムクロックを同期させるためのクロック同期パケットを出力し、通信端末の他の１つがクロックスレーブとしてクロック同期パケットを受信し、当該通信端末間でシステムクロックを同期させると共に、ＮＴＰタイムスタンプの時刻合わせを行う。 - 特許庁

A slave flip-flop starts operating on the basis of the clock signals (CLK and /CLK1) of early generation timing among the clock signals generated in the clock generating circuit and a master flip-flop stops operating on the basis of the clock signals (/CLK2 and CLK2) of late generation timing among the clock signals generated in the clock generator circuit.例文帳に追加

スレーブフリップフロップは前記クロック発生回路において発生されたクロック信号のうち、発生タイミングの早いクロック信号（ＣＬＫ及び／ＣＬＫ１）に基づいて動作を開始し、前記マスタフリップフロップは前記クロック発生回路において発生されたクロック信号のうち、発生タイミングの遅いクロック信号（／ＣＬＫ２、ＣＬＫ２）に基づいて動作を停止する。 - 特許庁

No protocol conversion is therefore needed between the slave-only bus 1-a and slave device 4-a and no inconsistency in the clock conversion is generated, so that the transfer efficiency of the bus is improved.例文帳に追加

したがって、スレーブ専用バス１−ａとスレーブ装置４−ａとの間にはプロトコル変換が不要であり、クロック変換時の不整合が発生しないので、バスの転送効率が向上する。 - 特許庁

Respective output clocks DQSOUT of Slave DLLs (200-1 to 200-n) are fed back and inputted to a Master DLL (100), and phase comparisons (PD) with an output clock signal CLK0 of the Master DLL (100) are made on a time-division basis to detect phase errors.例文帳に追加

Slave DLL(200-1〜200-n)の各出力クロック信号DQSOUTはフィードバックされて、Master DLL(100)に入力され、時分割でMaster DLL(100)の出力クロック信号CLK0と位相比較(PD)されて位相誤差が検出される。 - 特許庁

The variable delay circuit 20 changes the time of the master clock to the slave for adjusting the starting points of test cycles of the master and the slave to integer multiples of the test cycle.例文帳に追加

この可変遅延回路２０は、マスタクロックをスレイブに伝達するまでの時間を変化させ、マスタの試験周期開始時間とスレイブのそれとを試験周期の整数倍になるよう調整する。 - 特許庁

The method and system for network terminal clock synchronization includes: determining each round trip delay time from a master terminal to each slave terminal; and offsetting the clock of each slave terminal by an amount proportional to each determined round trip delay time such that the master terminal and each of the slave terminals have about the same point of reference in time.例文帳に追加

マスター端末からそれぞれのスレーブ端末までの各ラウンド・トリップ遅延時間を確定すること、および、マスター端末およびスレーブ端末のそれぞれが、時間上のほぼ同じ基準点を有するように、それぞれのスレーブ端末のクロックを、確定された各ラウンド・トリップ遅延時間に比例する量だけオフセットさせることを含む。 - 特許庁

This system 1 comprises the slave circuits 30 and 40 operating at a variable operation frequency fa, the master circuit 22 operating at a reference frequency f0, and a clock signal generation part 10 generating and supplying a reference clock signal Sf0 to the master circuit and generating and supplying a local clock signal Sfa to the slave circuit 30 and 40.例文帳に追加

このシステム１は、可変の動作周波数ｆａで動作するスレーブ回路３０，４０と、基準周波数ｆ０で動作するマスター回路２２と、基準クロック信号Ｓｆ０を生成してマスター回路に供給し、ローカルクロック信号Ｓｆａを生成してスレーブ回路３０，４０に供給するクロック信号生成部１０と、を備える。 - 特許庁