「slave clock」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The master-slave relation is thus eliminated between the timepiece circuits 15, thus the clock circuits 15 connected to each other by a simple constitution can be synchronized.例文帳に追加

したがって、各時計回路１５間には、マスターおよびスレーブの関係がなくなり、簡単な構成で接続されている時計回路１５間の同期を得ることができる。 - 特許庁

The clock slave legacy IP converters 12-2 to 16-6 stores received IP packets in receiving buffers by the channels, and reads out and transmits all the channels as multiframe data in synchronism.例文帳に追加

クロックスレーブレガシーＩＰ変換器１２−２〜６は、受信したＩＰパケットをチャネル毎の受信バッファに蓄積し、全チャネルを読み出しマルチフレームデータとして同期送信。 - 特許庁

Absent a clock master, the communication system is permitted to enter into an all slave mode, with periodic unlock conditions possibly rotating about the communication system ring topology.例文帳に追加

本通信システムは、クロックマスターがない場合、オール・スレーブモードに入ることが許容され、場合によっては周期的なアンロック状態が通信システムのリング・トポロジーを回転してもよい。 - 特許庁

To provide an orthogonal frequency division multiplex (OFDM) transmitter which, when slave synchronization is lost and deviation occurs in a clock frequency, can immediately detect the occurrence of the deviation and issuing an alarm.例文帳に追加

従属同期がくずれてクロック周波数にずれが生じた場合に、そのずれ発生を直ちに検出して警告可能なＯＦＤＭ送信装置を提供する。 - 特許庁

A bus slave 121 fetches the synchronization signal transmitted from the re-timing part 112 in synchronization with the reference clock signal, and stores the fetched synchronization signal into a storage part 122.例文帳に追加

バススレーブ１２１は、リタイミング部１１２から送信された同期信号をその基準クロック信号に同期して取り込み、その取り込んだ同期信号を記憶部１２２に格納する。 - 特許庁

To adjust the MASTER/SLAVE relation of PHY to the master-servant relation of clock distribution only in a synchronous Ethernet network with 1000BASE-T, without generating link disconnection more than necessary.例文帳に追加

１０００ＢＡＳＥ−Ｔおいて、同期イーサネット網にある時だけ、ＰＨＹのＭＡＳＴＥＲ／ＳＬＡＶＥ関係をクロック配信の主従関係に合わせること。 - 特許庁

A flip-flop circuit 11 is arranged in a slave station mounting part 4, whenever the clock signal CLK is supplied from a master station 2 side, the flip-flop circuit 11 is made to acquire the data signal output SDO supplied from the master station 2 side, and the clock signal CLK and the data signal output SDO are supplied to a corresponding slave station 6.例文帳に追加

子局取り付け部４にフリップフロップ回路１１を配置し、親局２側からクロック信号ＣＬＫが供給される毎に、フリップフロップ回路１１に親局２側から供給されるデータ信号出力ＳＤＯを取り込ませて、これらクロック信号ＣＬＫ、データ信号出力ＳＤＯを対応する子局６に供給する。 - 特許庁

In the aligner equipped with a plurality of PWM motor drivers, PWM clock oscillators are not separately provided, an external or master/slave feed means is provided, and a means is provided which carries out PWM through a common clock or a clock where frequency is kept the same, but phase is set different for each driver.例文帳に追加

複数のＰＷＭ変調モータードライバーを有する露光装置において、ＰＷＭ変調用クロック発振器は個別に持たずに、外部あるいはマスタースレーブ供給手段を設け、共通クロックあるいは周波数は等しく位相がドライバーごとに異なるクロックによりＰＷＭ変調を行う手段を設ける。 - 特許庁

The master device 10 includes an inner clock generating circuit 11 generating a master side clock signal CLKM, input circuits 121 to 12m sampling the transmission data signal in response to it and a phase comparing circuit generating a phase adjustment instructing signal SADJOUT based on a timing reference signal and the master side clock signal, and the phase adjusting circuit adjusts the phase of the slave side clock signal CLKSOUT corresponding to the phase adjustment instructing signal.例文帳に追加

マスタデバイス１０は、マスタ側クロック信号ＣＬＫ_Ｍを生成する内部クロック発生回路１１と、それに応答して伝送データ信号をサンプリングする入力回路１２_１〜１２_ｍと、タイミング基準信号とマスタ側クロック信号とに基づいて位相調整指示信号Ｓ_ＡＤＪ^ＯＵ^Ｔを生成してスレーブ側クロック信号ＣＬＫ_Ｓ^ＯＵＴの位相を調整する。 - 特許庁

Each of the slave devices 12 receives the synchronous packet, calculates the difference between a cumulative time stamp value To of the master device 11 and a cumulative time stamp value Ti of the slave device 12 itself, and adjusts the frequency of a variable frequency clock source 20 according to the difference (To-Ti).例文帳に追加

スレーブ装置１２は、上記同期パケットを受信し、マスター装置１１の累計タイムスタンプ値Ｔｏとスレーブ装置１２自身の累計タイムスタンプ値Ｔｉとの差分を算出し、差分（Ｔｏ−Ｔｉ）に応じて、周波数可変クロック源２０の周波数を調整する。 - 特許庁

A reference clock (a) generated by a master oscillator 11a of a master station 10A generates phase variation of Δf when passing a transmission line 20a and is transmitted to a slave station B.例文帳に追加

主局１０Ａの主発振器１１ａが生成した基準クロックａは、伝送路２０ａを通過する際にΔｆの位相変動を生じて従属局Ｂに伝送される。 - 特許庁

A transfer gate 4 of the master latch 1 and transfer gates 5-1 to 5-3 of slave latches 2-1 to 2-3 control passage of data, in accordance with outputs of the clock adjusting circuit 7 and inverter 6.例文帳に追加

マスタラッチ１のトランスファーゲート４およびスレーブラッチ２−１〜２−３のトランスファーゲート５−１〜５−３は、クロック調整回路７およびインバータ６の出力により、データの通過を制御する。 - 特許庁

The slave latch 111 fetches output of the master latch 110 in a Hi period of a scan shift clock SCLK2 at an edge position different from that of the SCLK1 and outputs the fetched output of the master latch 110 to Q.例文帳に追加

スレーブラッチ１１１はＳＣＬＫ１とはエッジ位置が異なるスキャンシフトクロックＳＣＬＫ２のＨｉ期間でマスターラッチ１１０の出力を取り込むと共にＱに出力する。 - 特許庁

The slave synchronizer 20 multiplexes a frame pattern signal on a received network synchronization clock signal and performs code rule conversion before transmitting a signal to the line data receiver 3 in the electronic exchange 2.例文帳に追加

従属同期装置２０は、受信した網同期用クロック信号にフレームパターン信号を多重化し、符号則変換して電子交換機２内の回線データ受信装置３へ送信する。 - 特許庁

Then, in scan shift, the master latch 110 fetches scan shift data input SIN in a Low period of a scan shift clock SCLK1 and outputs the fetched scan shift data input SIN to the slave latch 111.例文帳に追加

そして、スキャンシフト時には、マスタラッチ１１０は、スキャンシフトデータ入力ＳＩＮをスキャンシフトクロックＳＣＬＫ１のＬｏｗ期間で取り込むと共にスレーブラッチ１１１へ出力する。 - 特許庁

To solve the problem that a system network is interrupted when radio communication cannot be made by radio wave environmental problems, such as the transmission distance of radio communication and noise, in a master/slave clock system.例文帳に追加

親子時計システムにおいて、無線通信の伝達距離やノイズ等の電波環境の問題により無線通信ができない場合にシステムのネットワークが途切れてしまう問題を解決する。 - 特許庁

In addition, the power supply of an FA part in the clock input circuit 13 and an FB part in a slave latch circuit 12 is maintained and the power supply is intercepted in the other circuit.例文帳に追加

また、クロック入力回路１３におけるＦＡ部およびスレーブラッチ回路１２におけるＦＢ部の電源供給が維持され、それ以外の回路では電源供給が遮断される。 - 特許庁

The slave station 1 is equipped with a GPS-receiving means 11, a clock 12, a surge detecting means 13, a self-position information transmitting means 14a, and a surge information transmitting means 14b.例文帳に追加

上記子局１は、ＧＰＳ受信手段１１と、計時手段１２と、サージ検出手段１３と、自己位置情報送信手段１４ａと、サージ情報送信手段１４ｂと、を備える。 - 特許庁

A P channel MOS transistor 11 and an N channel MOS transistor 12 respectively connected to an internal normal rotation clock node ck and an internal inversion clock node ckb are shared by a try state inverter 1 included in a master latch and a try state inverter 5 included in a slave latch.例文帳に追加

マスターラッチに含まれるトライステートインバータ１とスレーブラッチに含まれるトライステートインバータ５とで、内部正転クロックノードｃｋおよび内部反転クロックノードｃｋｂにそれぞれ接続されるＰチャネルＭＯＳトランジスタ１１およびＮチャネルＭＯＳトランジスタ１２を共用する。 - 特許庁

A data reception terminal calculates the difference between the clock of one master server and that of the other slave server based on the time stamp of a packet received from each server, generates a transferring rate change message stored with a calculated value as data for changing a transfer rate and transmits it to the slave server.例文帳に追加

データ受信端末が、１つのマスターサーバのクロックとその他のスレーブサーバのクロック差を各サーバから受信するパケットのタイムスタンプに基づいて算出し、算出値を転送レート変更用データとして格納した転送レート変更メッセージを生成してスレーブサーバに送信する。 - 特許庁

To provide a remote supervision and control system provided with a means for modifying internal clocks of a plurality of slave station devices which are connected by a communication line network in which a data residence time sequentially changes, have the internal clocks and are scattered with reference to a master station master clock and synchronizing the internal clocks of the slave station devices.例文帳に追加

データ滞留時間が逐次変化する通信回線網により接続され内部時計を持ち散在する複数の子局装置の内部時計を親局マスタ時計を参照して修正し、子局装置の内部時計を同期させる手段を備えた遠隔監視制御システムを提供する。 - 特許庁

When a real time message of MIDI signal is received, an electronic musical instrument or the like to which the real time message is first sent is set at a master musical instrument and another electronic musical instrument or the like is set as a slave musical instrument and the timing clock of MIDI signal sent from the master musical instrument is sent to the slave musical instrument.例文帳に追加

ＭＩＤＩ信号のリアルタイム・メッセージを受信したときに、最初にリアルタイム・メッセージを送信してきた電子楽器等をマスター楽器に、他の電子楽器等をスレーブ楽器に設定し、マスター楽器から送信されてくるＭＩＤＩ信号のタイミング・クロックをスレーブ楽器に送信する。 - 特許庁

In the mobile communication system, a master time server 1 for acquiring the GPS time from a GPS satellite 2 and generating a reference clock and a slave time server 4 connected with the master time server 1 by an exclusive line such as an optical fiber are prepared, and the slave time server 4 is provided together in an RNC 3.例文帳に追加

移動通信システムではＧＰＳ衛星２からのＧＰＳ時刻を取得して基準クロックを生成するマスタタイムサーバ１と、マスタタイムサーバ１との間が光ファイバのような専用線で接続されたスレーブタイムサーバ４とを用意し、ＲＮＣ３にスレーブタイムサーバ４を併設する。 - 特許庁

The master wireless base station directly connected with the upper station, when setting a bus with the upper station, receives an instruction from the upper station, excludes the transmission line to be connected with the slave wireless base station from clock selection candidates, and relays a connection between the slave wireless base station and the upper station.例文帳に追加

上位局と直接接続する親の無線基地局は、上位局との間でパスを設定するとき、上位局からの命令を受けて、子の無線基地局に接続する伝送回線をクロック選択候補から除外し、かつ子の無線基地局と上位局の接続を中継する。 - 特許庁

Since time correction and clock frequency correction of the timepiece part are repeated, the time of the slave device 120 always agrees with the time of the master device 110 as well as during an offset correction time, to thereby achieve complete time synchronization with the master device 110 in the slave device 120.例文帳に追加

上述の時計部の時刻補正とクロック周波数補正とが繰り返されることで、スレーブ装置１２０の時刻は、オフセット補正時点だけでなく、常に、マスタ装置１１０の時刻と一致するようになり、スレーブ装置１２０においてマスタ装置１１０との完全な時刻同期化が可能となる。 - 特許庁

A master apparatus 100 calculates a main clock frequency, generated by a transmission source slave apparatus 200 of a received signal Rx_M, on the basis of the received signal Rx_M received from the slave apparatus 200 and generates a carrier adjustment signal Creg on the basis of the frequency fcs.例文帳に追加

マスタ装置１００は、スレーブ装置２００から受信した受信信号Ｒｘ_Ｍに基づいて、その受信信号Ｒｘ_Ｍの送信元スレーブ装置２００が生成しているメインクロック周波数を算出し、その周波数ｆｃｓに基づいてキャリア調整信号Ｃｒｅｇを生成する。 - 特許庁

In the case of transmitting network synchronizing line data from an electronic exchange 2 to be a master station to the transmitting device 5 to be a slave station for directly receiving a clock signal, a network synchronizing output device 1 extracts a network synchronizing clock signal from the network synchronizing line data to convert and transmit the network synchronizing clock signal to the transmitting device 5.例文帳に追加

網同期出力装置１は、電子交換機２が上位局で網同期用回線データを配下のクロック信号を直接受信する伝送装置５に送信する場合、網同期用の回線データから網同期用クロック信号を抽出することにより、伝送装置には網同期用クロック信号に変換して送信する。 - 特許庁

Each slave apparatus 200 adjusts an input signal voltage of a clock generating section 206 in own apparatus, on the basis of the carrier adjustment signal Creg received from the master apparatus 100 so as to match an oscillated frequency fs of the main clock generating section 206 of its own apparatus with the oscillated frequency fm of a main clock generating section 102 of the master apparatus 100.例文帳に追加

各スレーブ装置２００は、マスタ装置１００から受信したキャリア調整信号Ｃｒｅｇに基づいて、自装置内のクロック生成部２０６の入力信号電圧を調整することにより、自装置内のメインクロック生成部２０６の発振周波数ｆｓをマスタ装置１００のメインクロック発生部１０２の発振周波数ｆｍと一致させる。 - 特許庁

To obtain an electronic exchange employing a system for slave synchronizing with a network by extracting a synchronization clock signal from receiving line data from the network in which a network synchronization clock signal can be received indirectly from the network without altering a line data receiver in the electronic exchange.例文帳に追加

網からの受信回線データから同期用クロック信号を抽出し、網に従属同期させる方式を採用していた電子交換機で、電子交換機内の回線データ受信装置を変更せずに、網からの網同期用クロック信号を間接的に受信可能とする。 - 特許庁

A clock frequency monitoring device 20 monitors the CK signals of respective channels used for the slave synchronization in OFDM modulators 141-14n, respectively compares them with reference clock signals LO obtained in a rubidium oscillator 16, and monitors whether or not the frequency difference is within an allowable range.例文帳に追加

クロック周波数監視装置２０は、ＯＦＤＭ変調器１４１〜１４ｎで従属同期に供される各チャンネルのＣＫ信号をモニタし、それぞれルビジウム発振器１６で得られる基準クロック信号ＬＯと比較して、その周波数差が許容範囲にあるか否かを監視する。 - 特許庁

By identifying whether the first half of one cycle of the clock is the voltage level Vx/2 or level '0+', a slave station output part 14 extracts the value of the control signal and supplies it to a part 16 to be controlled.例文帳に追加

子局出力部１４は、クロックの１周期の前半が電圧レベルＶｘ／２又はレベル０＋かを識別することにより、制御信号の値を抽出して被制御部１６に供給する。 - 特許庁

The transmission and reception port #1 includes a reading part 346 for reading data sent from the slave station device 501 by an FIFO system, synchronized by a prescribed clock, and a delay section 343 for delaying data transmission.例文帳に追加

送受信ポート＃１は、子局装置５０１から送られたデータを、所定のクロックに同期したＦＩＦＯ方式で読み出す読み出し部３４６と、データの伝送を遅延させる遅延部３４３を備える。 - 特許庁

The clock terminals of the flip-flops of the slave mode register group 4 are connected to the Q terminal of the mode setting register 2 and D terminals are connected to the Q terminals of the respective flip-flops of the master mode register group 3.例文帳に追加

スレーブモードレジスタ群４の各フリップフロップのクロック端子はモード設定レジスタ２のＱ端子に接続され、Ｄ端子はマスタモードレジスタ群３の各フリップフロップのＱ端子に接続されている。 - 特許庁

The buffer temporarily stores received packets, that are transmitted from the master node, monitors and outputs a buffer accumulation amount and outputs data using a reproduction clock frequency of the slave node.例文帳に追加

バッファは、マスターノードから送信されるパケットである受信パケットを一時的に保存する共にバッファ蓄積量を観測して出力し、スレーブノードの再生クロック周波数を用いてデータを読み出す。 - 特許庁

A mobile station in a slave mode which satisfies a condition of master switching response transmission, e.g. a mobile station whose capability as a clock master is maximum or the like responds to the switching request (S56 and S57).例文帳に追加

この切替要求に対して、例えばクロックマスタとしての能力が最大である等のクロックマスタ切替応答送信の条件を満たしたスレーブモードの移動局が応答を行う（Ｓ５６、Ｓ５７）。 - 特許庁

For example, when timing of the clock and the data signal is adjusted in data transmission from the master unit 1 to the slave unit 2, the receiver side slave unit 2 is provided with e.g., a high impedance circuit 260 so as to avoid the data signal from being outputted to a memory for a prescribed time after the end of the timing adjustment.例文帳に追加

例えば、マスター装置１からスレーブ装置２へのデータ伝送において、クロックとデータ信号のタイミング調整を実施した場合、受信側のスレーブ装置２では、タイミング調整完了後の一定時間はメモリにデータ信号を出力しないようにするため、例えばハイインピーダンス回路２６０を備える。 - 特許庁

The differential D-flip-flop is implemented following a master/slave configuration and responds to the true and complement forms of an input clock signal, an input reset input, and input data signal, and also provides true and complement forms of an output signal.例文帳に追加

差動Dフリップフロップは、マスタ・スレーブ構成に従って実現され、正負形式の入力クロック信号、入力リセット入力、及び入力データ信号に応答すると共に、正負形式の出力信号を提供する。 - 特許庁

The microcontroller has a bus arbitration block 6A comprising holding circuits 66_1 and 66_2 for holding split signals SPL3 and SPL5 from a slave block 3 and a stop control block 5 even while an internal clock CLK2 is stopped.例文帳に追加

内部クロックＣＬＫ２が停止しているときにでも、スレーブブロック３や停止制御ブロック５からのスプリット信号ＳＰＬ３，ＳＰＬ５を保持する保持回路６６_１，６６_２を備えたバス調停ブロック６Ａを設ける。 - 特許庁

Here, the real-time characteristics can be sustained, by designating the data to be obtained on real-time basis, in parallel with reception of status signals from the slave apparatuses (in synchronization with a clock signal for receiving the status signals).例文帳に追加

この時スレーブ装置からステータス信号を受信するのと並行して（ステータス信号を受信するためのクロック信号に同期して）、リアルタイムで取得する情報を、指定することでリアルタイム性を維持できる。 - 特許庁

A selection signal generator 114 switches the reset signals R1, r2 and R3 based on comparison results of the comparator 108 and 109 and switches the master/slave of the clock generation systems 100 and 200 whenever necessary.例文帳に追加

選択信号生成器１１４は、位相比較器１０８，１０９の比較結果に基づきリセット信号Ｒ１，ｒ２，Ｒ３を切り替え、必要に応じてクロック生成系１００，２００のマスタ／スレーブを切り替える。 - 特許庁

A slave side radio transmission/receive unit feeds a high-speed clock CKH to the CPU 10 surely at a midpoint of the transmission time slot and prepares for the processing of the receive packet RXP at the next receive time slot.例文帳に追加

スレーブ側無線送受信装置は、送信タイムスロットの中間で必ず高速クロックＣＫＨをＣＰＵ１０に供給するようにし、次の受信タイムスロットにおける受信パケットＲＸＰの処理に備える。 - 特許庁

A CPU 31 of radio communication equipment 10 to be activated as a slave outputs a selector signal to a selector circuit 256 for lowering the frequency of a system clock SCLK while performing no operation for receiving a beacon.例文帳に追加

スレーブとして動作する無線通信装置１０の制御ＣＰＵ３１は、ビーコンを受信するための動作を行わない間、システムクロックＳＣＬＫの周波数を低くすべくセレクタ回路２５６にセレクタ信号を出力する。 - 特許庁

To provide a PLL circuit which is used for both a master station and slave stations, connected in loops and capable of accurately extracting a receiving/reproducing clock in a short time and markedly shortening a time necessary for stabilization.例文帳に追加

ループ状に接続された親局と子局のＰＬＬ回路に係わり、受信再生クロックを精度よく、且つ短時間で抽出し、ループの安定に必要な時間を大幅に短縮したＰＬＬ回路を提供すること。 - 特許庁

The synchronizing circuit is a differential flip flop circuit, and provided with a master latch, a slave latch, a comparative circuit 1 for comparing an input signal with an output signal, and a timing control circuit 2 for controlling an inside clock signal generated from an outside clock signal on the basis of the output signal from the comparative circuit 1.例文帳に追加

本発明の同期回路は、差動型フリップ・フロップ回路であり、マスター・ラッチと、スレーブ・ラッチと、入力信号と出力信号を比較する比較回路１と、外部クロック信号から生成する内部クロック信号を比較回路１からの出力信号に基づいて制御するタイミング制御回路２とを備えている。 - 特許庁

In the master CPU and the slave CPU that are cascadingly connected to each other, in order to calculate a clock frequency (or period) of the oscillation circuit on the target CPU side, a predetermined time transmitted from the other CPU connected to the target CPU is counted by the clock signal of the target CPU.例文帳に追加

カスケード接続されるマスターＣＰＵおよびスレーブＣＰＵにおいて、対象とするＣＰＵ側の発振回路のクロック周波数（又は周期）の算出において、対象ＣＰＵに接続された他のＣＰＵから送られた予め決められた所定時間を、その対象ＣＰＵのクロック信号でカウントする。 - 特許庁