「test strobe」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To appropriately set a generation timing of a strobe signal in operation test of a semiconductor memory device.例文帳に追加

半導体記憶装置の動作テストに際し、ストローブ信号の発生タイミングを適切に設定する。 - 特許庁

A static power current IDDQ is measured at a plurality of strobe points with application of a test signal to a CMOS integrated circuit 50 under test.例文帳に追加

試験対象のＣＭＯＳ集積回路５０にテスト信号を印加して静止電源電流Ｉ_DDQ を複数のストローブ点で測定する。 - 特許庁

To provide a semiconductor test device capable of reducing the number of strobe signals between a TG (Timing Generator) and a DC(Digital Comparator) by integrating and supplying an edge strobe signal and a multiwindow strobe signal of the TG.例文帳に追加

ＴＧ側においてエッジストローブ信号とマルチウィンドウストローブ信号とを１本に統合して供給することでＴＧとＤＣ間におけるストローブ信号の本数を低減可能とする半導体試験装置を提供する。 - 特許庁

The delay circuits DC0, DC1 generate delay data strobe signals IDQS0, IDQS1 each delayed by delay times DT0, DT1 from a data strobe signal TDQS for test.例文帳に追加

遅延回路ＤＣ０、ＤＣ１は、テスト用データストローブ信号ＴＤＱＳに対して遅延時間ＤＴ０、ＤＴ１遅れた遅延データストローブ信号ＩＤＱＳ０、ＩＤＱＳ１を生成する。 - 特許庁

A test mode recognition circuit section 13 detects a continuity test mode based on a column address strobe signal/CAS, a chip-select signal/CS, and a clock enable-signal CKE, and outputs a test mode detecting signal ϕ1.例文帳に追加

テストモード認識回路部１３はコラムアドレスストローブ信号/CAS，チップセレクト信号/CS及びクロックイネーブル信号CKEに基づいて導通試験のモードを検出しテストモード検出信号φ1を出力する。 - 特許庁

The data input circuit inputs, in parallel, a plurality of test writing data written in the memory based on the plurality of test output data and the strobe signal for test writing.例文帳に追加

前記データ入力回路は、前記複数のテスト出力データと前記テスト書き込み用ストローブ信号とに基づいて前記メモリに書き込まれた複数のテスト書き込みデータを並列に入力する。 - 特許庁

To provide an event type test system supplying a test signal to a tested device (DUT) for inspecting an output signal of the DUT at the timing of a strobe signal.例文帳に追加

被試験デバイス（ＤＵＴ）にテスト信号を供給してそのＤＵＴの出力信号をストローブ信号のタイミングで検証するためのイベント型テストシステムを提供する。 - 特許庁

An operation test section 120 tests the operation after setting the timing of generating the strobe signal in the detection range.例文帳に追加

動作テスト実行部１２０は、検出可能範囲内にストローブ信号の発生タイミングを設定した上で、動作テストを実行する。 - 特許庁

A data input/output signal DQ and the reference clock (a data strobe signal DQS) are output from the device under test 200.例文帳に追加

被試験デバイス２００からは、読み出されるデータ入出力信号ＤＱと共に基準クロック（データストローブ信号ＤＱＳ）が出力される。 - 特許庁

A test mode discriminating circuit 31 inputs an external command consisting of a chip-select signal/CS, a row address strobe signal/RAS, a column address strobe signal/CAS, a write-enable signal/WE, and the like, while inputs memory address signals A0-An.例文帳に追加

テストモード判定回路３１は、チップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳ及びライトイネーブル信号／ＷＥ等からなる外部コマンドを入力するとともに、メモリアドレス信号A0〜Anを入力する。 - 特許庁

To enable a loop-back test in an interface in which phase relations between data signals and strobe signals for sampling the data are different in the inputs and the outputs.例文帳に追加

データと該データをサンプリングするためのストローブ信号の位相関係が入力と出力で異なるインタフェースにおいて、ループバック試験を可能とする。 - 特許庁

To make a generated test pattern satisfy a test pattern verification condition using an original net list, and to prevent a strobe error from occurring in a test pattern verification process using the original net list, even when generating the test pattern of a ROM-mixed LSI, using a test pattern automatic generation tool of handling the net list of a gate level.例文帳に追加

ゲートレベルのネットリストを扱うテストパターン自動生成ツールを使用してＲＯＭ混在ＬＳＩのテストパターンを生成する場合であっても、生成されるテストパターンがオリジナルのネットリストを使用したテストパターン検証条件を満たすようにし、オリジナルのネットリストを使用したテストパターン検証工程においてストローブエラーが発生しないようにすることができるテストパターン自動生成方法を提供する。 - 特許庁

To solve such a problem that when a test of a DDR memory is performed with SIP circuit constitution, a data strobe signal must be input to a DOQ pin while securing setup/hold margin.例文帳に追加

ＳＩＰ回路構成でＤＤＲメモリの試験を行う場合、データストローブ信号をＤＱＳピンにセットアップ／ホールドマージンを確保して入力しなければならない。 - 特許庁

A semiconductor device is subjected to an IddQ test using a tester 40 and fail strobe information 44 is prepared as a list of strobes for which an abnormality is detected.例文帳に追加

また、テスタ４０を用いて半導体装置にＩｄｄＱテストをすることにより、異常の検出されたストローブの一覧としてのフェイルストローブ情報４４を作成する。 - 特許庁

When a data communication test is performed, a host device 12 outputs test data, indicates that the data is outputted by setting a Strobe signal at a low level and the handshake part 24 replies by setting a Busy signal at a high level by receiving the test data and fetches the data in the FIFO memory.例文帳に追加

データ通信テストを行う場合、上位装置１２はテストデータを出力すると共にＳｔｒｏｂｅ信号をローレベルにしてデータが出力されていることを示し、これを受けてハンドシェイク制御部２４は、Ｂｕｓｙ信号をハイレベルにして応答すると共にデータをＦＩＦＯメモリ２６に取り込ませる。 - 特許庁

To provide a DDR SDRAM in which such a test can easily be performed that whether tDQSQ standard prescribing correlation relation between a strobe signal DQS and a data signal DQ is satisfied or not.例文帳に追加

ストローブ信号ＤＱＳとデータ信号ＤＱとの間の相関関係を規定したｔＤＱＳＱ規格を満足するか否かの試験を容易に行なうことが可能なＤＤＲ ＳＤＲＡＭを提供する。 - 特許庁

The setting value to which the offset quantity is added is set in a register 16, and a signal generation device 11 generates the test signals T1-Tn and a strobe signal ST at the timing according to the set content of the register 16.例文帳に追加

オフセット量が加算された設定値はレジスタ１６に設定され、信号発生装置１１はレジスタ１６の設定内容に応じたタイミングで試験信号Ｔ１〜Ｔｎ及びとストローブ信号ＳＴを発生する。 - 特許庁

This DDR (double data rate) SDRAM (synchronous DRAM) performs write-in operation having write-latency at the normal operation, and at a test, receives a data strobe signal DQS and a data signal before one clock cycle of a write-command WRT and performs write-in operation having no write-latency.例文帳に追加

このＤＤＲ ＳＤＲＡＭは、通常動作時はライトレイテンシを持った書込動作を行ない、テスト時はライトコマンドＷＲＴの１クロックサイクル前にデータストローブ信号ＤＱＳおよびデータ信号を受けてライトレイテンシを持たない書込動作を行なう。 - 特許庁

To provide a delay control circuit which delays a strobe signal by using a variable delay circuit including a plurality of unit delay elements and which performs an operation test of all the unit delay elements in a short time, not depending on the nonuniformity in the unit delay time of each chip.例文帳に追加

複数の単位遅延素子から構成される可変遅延回路を用いてストローブ信号を遅延させるものであって、チップ毎の単位遅延時間のばらつきによらず、全単位遅延素子の動作テストを短時間で行うことができる遅延制御回路の提供。 - 特許庁

A semiconductor device comprises: a plurality of data input/output terminals DQ0 to DQn and a strobe terminal DQS which are electrically connected in common by a test probe 6a; a command address terminal CA connected to the test probe 6b; and an output control circuit 31 for performing selection of data output circuits 10 to 1n on the basis of a signal input to the command address terminal CA.例文帳に追加

試験プローブ６ａによって電気的に共通接続される複数のデータ入出力端子ＤＱ０〜ＤＱｎ及びストローブ端子ＤＱＳと、試験プローブ６ｂに接続されるコマンドアドレス端子ＣＡと、コマンドアドレス端子ＣＡに入力される信号に基づいて、データ出力回路１０〜１ｎの選択動作を行う出力制御回路３１と、を備える。 - 特許庁

When test pattern data 124 is supplied from a pattern memory 110 to an LSI 104 in synchronization with a reference clock signal 120, the LSI 104 operates based on the supplied data 124 to output data 104A corresponding to the data 124 and a strobe signal 8.例文帳に追加

基準クロック信号１２０に同期してパターンメモリー１１０からテストパターンデータ１２４がＬＳＩ１０４に供給されると、ＬＳＩ１０４は供給されたテストパターンデータ１２４にもとづいて動作し、同テストパターンデータに対応するデータ１０４Ａを出力すると共にストローブ信号８を出力する。 - 特許庁

The DDR SDRAM is provided with a delay circuit 42 delaying a data signal IND outputted from a memory circuit, a delay circuit 44 delaying a strobe signal INS, and latch circuits 46, 50 latching data in accordance with output of the delay circuits 42 and 44 as a test circuit.例文帳に追加

メモリ回路から出力されるデータ信号ＩＮＤを遅延させる遅延回路４２とストローブ信号ＩＮＳを遅延させる遅延回路４４とを設け、遅延回路４２および４４の出力に応じてデータをラッチするラッチ回路４６，５０をテスト回路としてＤＤＲ ＳＤＲＡＭ内部に設ける。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁