| 意味 | 例文 |
video bufferの部分一致の例文一覧と使い方
該当件数 : 614件
To provide an image compression coder that can obtain a compression coded image of a film source with high quality by optimizing a data quantity remaining in an input buffer memory of a decoder just before decoding an I picture in the case of coding in compliance with the MPEG-2 video standards after applying inverse telecine processing to a telecine image signal to eliminate repeating fields.例文帳に追加
テレシネ画像信号をインバース・テレシネ処理して繰り返しフィールドを除去した後にMPEG−2video規格に準拠した符号化処理を行う場合に、Iピクチャの復号化直前での、デコーダ側の入力バッファメモリに残留するデータ量を最適化し、高い品質でのフィルム素材の圧縮符号化画像を得る。 - 特許庁
To provide a methods and systems to display platform graphics during initialization of a computer, including functions to interrupt initialization of an operating system and to update a video frame buffer with platform graphics data when the initialization of the operating system is interrupted, and to merge graphics generated by operating system initialization logic with platform graphics data.例文帳に追加
オペレーティング・システムの初期化に割り込む機能と、オペレーティング・システムの初期化が割り込まれるとビデオ・フレーム・バッファをプラットフォーム・グラフィクス・データで更新する機能と、オペレーティング・システム初期化ロジックによって生成されたグラフィクス、及びプラットフォーム・グラフィクス・データをマージする機能とを含む、コンピュータの初期化中にプラットフォーム・グラフィクスを表示するための方法及びシステム。 - 特許庁
The decoder 16 is provided with a common buffer for storing received image data at least for an I picture period in order to redistribute the received image data to a plurality of clients having different execution transmission speeds, wherein the received image data are redistributed to each client so as to skip encoded video data older than the received latest I picture basically in sequential reading.例文帳に追加
実行伝送速度の異なる複数のクライアントへ再配信を行なうため、受信した画像データを少なくともIピクチャ周期分格納する共通バッファを備え、各クライアントに対しては、順次読み出しを原則とし、受信した最新Iピクチャより古い符号化映像データをスキップする様態で再配信を行なう。 - 特許庁
A source driver circuit comprises: a sample hold circuit 22 which sequentially samples the analog video signals as pixel shades and holds two or more sampled values in parallel; and an output buffer circuit 23 which amplifies the two or more sample values held by this sample hold circuit 22 to a pixel voltage suitable for a display panel and outputs it to two or more source lines X.例文帳に追加
ソースドライバ回路はアナログ映像信号を画素階調として順次サンプリングして複数のサンプル値を並列的に保持するサンプルホールド回路22と、このサンプルホールド回路22に保持された複数のサンプル値をそれぞれ表示パネルに適合する画素電圧に増幅して複数のソース線Xに出力する出力バッファ回路23とを備える。 - 特許庁
To provide a driving circuit for liquid crystal display device having a driving buffer which impresses video signal voltage, to which data for screen expression by a large area and high resolution liquid crystal display device is applied, to pixels via a transmission line and the one by improving described technology of Korean patent application number 10-2004-0048446.例文帳に追加
大面積高解像度の液晶表示装置での画面表現のためのデータが適用された映像信号電圧を、伝送ラインを介して画素に印加するドライブバッファを備えた液晶表示装置の駆動回路であり、韓国特許公報10−2004−0048446の記載技術を改善したものを提供すること。 - 特許庁
Provided are a thinning-out device 14 which thins out an inputted image signal, the keystone correction device 15 which performs keystone correction processing for the thinned-out image signal, a buffer 16 which temporarily stores a video signal when the keystone correction processing is performed, and a signal interpolating device 17 which performs interpolation processing for the image signal after the keystone correction processing.例文帳に追加
入力した画像信号を間引く信号間引きデバイス14と、間引かれた画像信号にキーストーン補正処理をするキーストーン補正デバイス15と、前記キーストーン補正処理を施する際に一時的に映像信号が記憶されるバッファ16と、キーストーン補正処理が施された画像信号に補間処理をする信号補間デバイス17とを備えたものである。 - 特許庁
In the case of recording the contents displayed on the display apparatus 121, a frame detection section 122 detects MPEG frames processed by the MPEG decoder 118, frames equivalent to the detected frames are specified from contents data stored in the video recording control buffer 109 and data from the specified frames are recorded in a data storage medium.例文帳に追加
ディスプレイ121で表示されているコンテンツを記録する場合に、MPEGデコーダ118で処理されているMPEGのフレームをフレーム検出部122で検出し、録画制御バッファ109で保存されているコンテンツデータから、検出されたフレーと同等のフレームを特定し、特定したフレームからデータ蓄積メディアに記録するように構成した。 - 特許庁
An input inverting buffer circuit 12 and a clock half period delay circuit 13 that delay each input signal such as the start pulse signal SP, the video data signals R, G, B and the clock signal CK propagated through the LSI chips 1,..., by a half period of the clock signal CK and provide the output of them are provided to each source driver LSI chip 1.例文帳に追加
ソースドライバLSIチップ1…に縦続して伝搬されるスタートパルス信号SP、映像データ信号R・G・B、クロック信号CKを、これら各入力信号に対してクロック信号CKの半周期分を遅延させて出力させる入力反転バッファ回路12及びクロック半周期遅延回路13が各ソースドライバLSIチップ1…に設けられている。 - 特許庁
An object extraction part 101 extracts position data 11a and low level metadata 11b of an object from a video signal 10; and a velocity calculation part 103 calculates velocity data 13 and an acceleration calculation part 104 calculates acceleration data 14, by using object feature amount data 15 last extracted for the object and already stored in an object feature amount buffer 106.例文帳に追加
映像信号10から、オブジェクト抽出部101がオブジェクトの位置データ11aと低レベルメタデータ11bを抽出し、このオブジェクトについて前回抽出されて既にオブジェクト特徴量バッファ106に格納されているオブジェクト特徴量データ15を用いて速度算出部103が速度データ13を、加速度算出部104が加速度データ14を算出する。 - 特許庁
An input data stream (104) consisting of one or more media regions is compressed on the basis of one or more configuration file metadata (202), source primitive metadata (204), and application high-level metadata (206) of identified media regions, before entering a network (102) to be rendered by a display coupled to a remote video frame buffer (118).例文帳に追加
遠隔のビデオ・フレーム・バッファ(118)に結合された表示装置によってレンダリングするためにネットワーク(102)に入力する前に1つ以上のメディア領域で構成されている入力データ・ストリーム(104)を、識別されたメディア領域の1つ以上の環境設定ファイル・メタデータ(202)、ソース基本メタデータ(204)及びアプリケーション高レベル・メタデータ(206)に基づいて圧縮する。 - 特許庁
An MPEG code feeder 1 logically constitutes the same number of FIFO buffers as the number of channels of a picture stream in a buffer memory 5, inputs and writes code data 170-172, in addresses indicated by write address pointers 31-33 of corresponding channels, and outputs code data 139 read from an address indicated by a read address pointer 34 to an MPEG video decoder in the latter stage.例文帳に追加
MPEG符号供給装置1は、画像ストリームのチャネル数と同数のFIFOバッファをバッファメモリ5内に論理的に構成し、符号データ170〜172を入力して対応するチャネルの書込アドレスポインタ31〜33の指すアドレスに書き込み、読出アドレスポインタ34の指すアドレスから読み出した符号データ139を後段のMPEGビデオデコーダへ出力する。 - 特許庁
This video display device is equipped with a display part which is composed of a plurality of modules 4 and a buffer memory 13 and a control part 14 which generate a plurality of unit display data by dividing image display data by bytes and transmit the respective pieces of unit display data to the respective modules 4 in order by switching modules 4 at transmission destinations by the pieces of unit display data.例文帳に追加
本発明の映像表示装置は、複数のモジュール4で構成される表示部と、画像表示データを1バイト毎に分割することにより複数の単位表示データを作成し、当該単位表示データ毎に送信先のモジュール4を切り替えて順次、各単位表示データを各モジュール4に対して送信させる、バッファメモリ13と制御部14とを備えている。 - 特許庁
The reproducing apparatus 100 is provided with: a Demux 104 for demultiplexing and extracting audio and video data and a PTS from TS data; buffers 105, 106 for temporarily storing each of the extracted data; and a simple AV synchronization section 107 for acquiring and managing each PTS and a corresponding buffer address thereto from the Demux 104.例文帳に追加
本発明にかかる再生装置は、再生装置100であって、TSデータからオーディオ及びビデオのデータとPTSとを分離抽出するDemux104と、抽出された各データを一時的に格納するバッファ105、106と、特殊再生時、Demux104から、各PTSとそれに対応するバッファアドレスを取得して管理する簡易AV同期部107とを備える。 - 特許庁
The video apparatus comprises a demultiplexer that receives a first digital stream including chrominance information and brightness information, and generates a first brightness stream based on the brightness information, a line buffer that receives a first brightness stream and generates a second brightness stream based on the first delayed brightness stream, and a multiplexer that receives a second brightness stream and generates a second digital stream especially based on the second brightness stream.例文帳に追加
上記課題は、クロミナンス情報及び輝度情報を含む第1のデジタルストリームを受け取り、その輝度情報に基づいて第1の輝度ストリームを生成するデマルチプレクサと、第1の輝度ストリームを受け取り、遅延させた前記第1の輝度ストリームに基づいて、第2の輝度ストリームを生成するラインバッファと、そして第2の輝度ストリームを受け取り、特に第2の輝度ストリームに基づいて第2のデジタルストリームを生成できるマルチプレクサを有する、本発明により提案されるビデオ装置によって解決される。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|