「vref」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

This output circuit has a level conversion circuit including a VDDH-ΔV amplitude generation circuit 3, a Vref=ΔV generation circuit 4, a VDDL-ΔV amplitude generation circuit 5, etc., and improves driving force because the levels of nodes N1 and N2 become equal to ΔV=VDDH-VDDL and the gate bias of PMOS transistors Qp1 and Qp2 can become the largest.例文帳に追加

ＶＤＤＨ−ΔＶ振幅生成回路３、Ｖｒｅｆ＝ΔＶ生成回路４、ＶＤＤＬ−ΔＶ振幅生成回路５などを含むレベル変換回路を有する出力回路であって、ＰＭＯＳトランジスタＱｐ１，Ｑｐ２がオンするとき、ノードＮ１，Ｎ２のレベルがΔＶ＝ＶＤＤＨ−ＶＤＤＬに等しくなり、ＰＭＯＳトランジスタＱｐ１，Ｑｐ２のゲートバイアスを最大に取ることができるので、駆動力の向上が図れる。 - 特許庁

A comparator CP in the life discriminating circuit 31 compares high frequency pulsating current from a voltage source VA to be charged to a capacitor CX of the integrating circuit 30 with reference voltage Vref, and when charging voltage to the capacitor CX is discriminated as being dropped to the reference voltage or lower, lights a light emitting diode LED of the life informing circuit 32 to inform the end of the life of the electric ballast.例文帳に追加

寿命判別回路３１のコンパレータＣＰは、積算回路３０のコンデンサＣＸに充電される電圧源ＶＡからの高周波の脈流電圧を基準電圧Ｖｒｅｆと比較し、コンデンサＣＸの充電電圧が基準電圧以下に低下したと判別したときは、寿命報知回路３２の発光ダイオードＬＥＤを点灯させて、電子安定器が寿命であることを報知する。 - 特許庁

With no voltage applied to a control terminal 203 of an optical receiver 20, a reference level Vref outputted from the control terminal 203 is measured to obtain a required data identification level adjusting signal value (adjusting signal level ΔV_th) for setting a desired data identification level V_th and a control signal value (control signal level V_DT) to be inputted to the terminal 203.例文帳に追加

光受信器２０の制御端子２０３に電圧を印加しない状態として、制御端子２０３より出力される基準レベルＶ_ｒｅｆが測定され、所望のデータ識別レベルＶ_ｔｈを設定するために必要なデータ識別レベル調整信号の値（調整信号レベルΔＶ_ｔｈ）が求められ、制御端子２０３に入力させるべき制御信号の値（制御信号レベルＶ_ＤＴ）が求められる。 - 特許庁

A driving circuit for a liquid crystal display device comprises a DVR 750 for generating a first voltage Vref, a temperature sensor portion 50 connected to the DVR and generating a second voltage Vc, and a common voltage generation portion 700 connected to the temperature sensor portion and generating a common voltage Vcom based on the second voltage and a third voltage Vcomf from a liquid crystal display plate assembly.例文帳に追加

液晶表示装置の駆動回路は、第１電圧Ｖｒｅｆを生成するＤＶＲ７５０と、前記ＤＶＲに接続されており、第２電圧Ｖｃを生成する温度センサ部５０と、前記温度センサ部に接続されており、前記第２電圧と前記液晶表示板アセンブリからの第３電圧Ｖｃｏｍｆとに基づいて共通電圧Ｖｃｏｍを生成する共通電圧生成部７００とを含む。 - 特許庁

A drain current that flows to a switching element 1 is detected by a drain current voltage conversion circuit 3 and converted to a voltage signal by utilizing the fact that the temporal change of the drain current flowing to the switching element 1 is changed according to an input voltage, the signal and an input voltage detection level Vref are compared by an input voltage detection comparator 23, and an abnormal input voltage is detected.例文帳に追加

スイッチング素子１に流れるドレイン電流の時間変化が入力電圧に応じて変わることを利用して、スイッチング素子１に流れるドレイン電流をドレイン電流電圧変換回路３によって検出して電圧信号へと変換し、この信号と入力電圧検出レベルＶｒｅｆとを入力電圧検出コンパレータ２３で比較して異常入力電圧を検出する。 - 特許庁

A gate voltage supply circuit 10 is provided with a voltage drop circuit 11 for reducing voltage applied from a 2nd power supply VDD 2 by prescribed drop voltage and an output switching circuit 15 for outputting the 1st power supply voltage VDD1 as gate voltage VREF when the 1st power supply VDD1 is raised and outputting the output voltage of the circuit 11 when the 1st power supply VDD1 is dropped.例文帳に追加

ゲート電圧供給回路１０は第２の電源ＶＤＤ２から与えられた電圧を所定の降下電圧だけ降下させる電圧降下回路１１と、第１の電源ＶＤＤ１の立ち上がり時は第１の電源電圧ＶＤＤ１を、そうでないときは電圧降下回路１１の出力電圧を、ゲート電圧ＶＲＥＦとして出力する出力切換回路１５とを備えている。 - 特許庁

The liquid crystal driving integrated circuit 1 is provided with at least a high potential source input terminal VDD to be inputted with a high potential source voltage, a low potential source input terminal VSS to be inputted with a low potential source voltage and a reference voltage input terminal VREF arranged between these high potential source input terminal VDD and low potential source input terminal VSS and to be inputted with a middle potential reference voltage.例文帳に追加

液晶駆動用の集積回路１は、少なくとも高電位の電源電圧が入力される高電位電源入力端子ＶＤＤと、低電位の電圧が入力される低電位電源入力端子ＶＳＳと、これらの高電位電源入力端子ＶＤＤと低電位電源入力端子ＶＳＳとの間に配置され、中間の電位の基準電圧を入力する基準電圧入力端子ＶＲＥＦとを備えている。 - 特許庁

A voltage-controlled oscillator (VCO) of the digital/analog converter (DAC) is configured with circuit components for multiplying the reference voltage (Vref) by a quotient, formed in between the adjustable impedance value (Cref) and the adjustable current (Iref) and for applying the multiplication result to a pulse width modulation module (PWM) of the digital/analog converter (DAC).例文帳に追加

この回路レイアウトは、入力されるデジタルデータ（ｎＤ）を制御可能な方法で変換器出力電圧（Ｖｏｕｔ）ヘ変換し、１つだけの基準電圧（Ｖｒｅｆ）、基準電流としての１つだけの調節可能電流（Ｉｒｅｆ）、及び１つだけの調節可能インピーダンス値（Ｃｒｅｆ）を有するように構成され、デジタル／アナログ変換器（ＤＡＣ）の制御される発振器（ＶＣＯ）は、調節可能インピーダンス値（Ｃｒｅｆ）と調節可能電流（Ｉｒｅｆ）との間の商によって基準電圧（Ｖｒｅｆ）を増倍し、増倍結果をデジタル／アナログ変換器（ＤＡＣ）のパルス幅変調モジュール（ＰＷＭ）へ印加する回路コンポーネントを有するように構成される。 - 特許庁

An intermediate electrode 4 is arranged between a facing electrode 2 arranged close to the object under measurement 11 and a reference electrode 3 set at a reference voltage Vref, while a capacitance circuit 7 is connected to between the facing electrode 2 and the intermediate electrode 4.例文帳に追加

測定対象体１１に近接して配設された対向電極２と基準電位Ｖｒｅｆに規定された基準電極３との間に中間電極４が配設されると共に、対向電極２と中間電極４との間に容量回路７が接続され、処理部８が、容量回路７の静電容量Ｃｖの変更前において電圧測定部５および電圧測定部６で測定された電圧Ｖａ１，Ｖｂ１、容量回路７の静電容量Ｃｖの変更後において電圧測定部５および電圧測定部６で測定された電圧Ｖａ２，Ｖｂ２、並びに下記式（ａ）に基づいて、測定対象体の電圧Ｖ１を測定する。 - 特許庁