「vref」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

A laser diode drive controller 1 voltage-converts the drive current supplied to a laser diode LD by a driver 3 with a current detection part 4, in response to a drive voltage from a control part 2 and detects the drive current by allowing an operational amplifier OP2 with a hysteresis of a hysteresis part 7 to compare the amplified detection voltage amplified by an amplification part 6 with a reference voltage Vref.例文帳に追加

レーザダイオード駆動制御装置１は、制御部２からの駆動電圧に応じてドライバ３がレーザダイオードＬＤに供給する駆動電流を電流検知部４で電圧変換して、増幅部６で増幅した増幅検知電圧を、ヒステリシス部７のヒステリシス付きオペアンプＯＰ２が、基準電圧Ｖｒｅｆと比較して駆動電流を検出する。 - 特許庁

In a video signal output part 20, an input video signal Si is inversion-processed by an inversion processing part 21, and the inversion- processed video signal is clamped so that the non-inverted side black level and the inverted side black level are set symmetrical to a reference voltage Vref from a reference voltage generation part 10, to obtain an output video signal So.例文帳に追加

映像信号出力部２０では、入力映像信号Ｓｉを反転処理部２１で反転処理し、その反転処理後の映像信号を、その非反転側黒レベルおよび反転側黒レベルを基準電圧発生部１０からの基準電圧Ｖｒｅｆに対して対称に設定するようにクランプして、出力映像信号Ｓｏを得る。 - 特許庁

Whereas, when the absolute value of the vehicle V is equal to or less than the threshold Vref when the vehicle reverses on the reversing uphill road (S120), the engine and two motors are controlled so that the vehicle can run by the request torque Tr* within the range of the output restriction Wout* for control set to the output restriction Wout of the battery (S150 to S220).例文帳に追加

一方、後進登坂路を後進走行するときに車速Ｖの絶対値が閾値Ｖｒｅｆ以下のときには（Ｓ１２０）、バッテリの出力制限Ｗｏｕｔが設定された制御用出力制限Ｗｏｕｔ＊の範囲内で要求トルクＴｒ＊により走行するようエンジンと二つのモータとを制御する（Ｓ１５０〜Ｓ２２０）。 - 特許庁

The reference voltage generation circuit 100 generating a reference voltage Vref includes a first current mirror circuit 120 having a negative temperature coefficient dependent on the negative temperature coefficient of the base-emitter voltage of a bipolar transistor, and a second current mirror circuit 140 having a positive temperature coefficient dependent on the negative temperature coefficient.例文帳に追加

基準電圧Ｖｒｅｆを発生する基準電圧発生回路１００において、バイポーラトランジスタのベース・エミッタ間電圧の負の温度係数に依存して生じる負の温度係数を持った第１カレントミラー回路１２０と、前記負の温度係数に依存して生じる正の温度係数を持った第２カレントミラー回路１４０とを備えている。 - 特許庁

The reference voltage circuit comprises a plurality of switching elements 60 connected to a reference node Vref, a voltage divider 95 supplying different voltages to each switching element 60 and a start-up means (a digital circuit 1130) starting up selectively the switching elements 60 in response to a single control signal 1140 supplied to the whole of the switching element 60.例文帳に追加

基準ノードＶｒｅｆに接続された複数のスイッチング素子６０と、各スイッチング素子６０に異なる電圧を供給する分圧器９５と、スイッチング素子６０の全てに供給された単一の制御信号１１４０に応答して、スイッチング素子６０を選択的に起動するための起動手段（ディジタル回路１１３０）とを備える。 - 特許庁

A signal RS representing the strength of a signal received by the onboard apparatus is given to a noninverting input part of an operational amplifier 111 configuring one input part of an amplifier circuit 110A and a voltage VREF generated by an offset voltage generating circuit 110B is given to the other input part of the amplifier circuit 110A.例文帳に追加

車載装置に受信される信号強度を表す信号ＲＳが、増幅回路１１０Ａの一方の入力部を構成する演算増幅器１１１の非反転入力部に与えられ、この増幅回路１１０Ａの他方の入力部には、オフセット電圧発生回路１１０Ｂで発生された電圧ＶＲＥＦが与えられる。 - 特許庁

When the output voltage of the voltage converter 5 is detected by the comparator 11 to have become the set voltage Vref or more, the operation of the voltage converter 5 is stopped and, after the output voltage of voltage converter 5 is lowered by the control part 8, the voltage converter 5 is operated according to the control operation by the control part 8.例文帳に追加

そして、コンパレータ１１により電圧コンバータ５の出力電圧が設定電圧Ｖｒｅｆ以上となったことが検出された場合、電圧コンバータ５の動作を停止させ、制御部８によって電圧コンバータ５の出力電圧が低下された後に電圧コンバータ５を、制御部８による制御動作に応じて動作させるようにした。 - 特許庁

The conductor antenna 12 is arranged in the antinode part of a standing wave of a reception radio Vref, formed in the front of a terminal face 11b of the circular waveguide 11 and in a position near the node part of the standing wave in the waveguide of an image signal Vim, which is generated from a local oscillation signal and the IF signal and is made incident on the primary radiator.例文帳に追加

導体アンテナ１２は、円形導波管１１の終端面１１ｂの前方に形成される受信電波Ｖｒｆの定常波の腹部であって、かつ局部発振信号とＩＦ信号から発生して一次放射器に入射するイメージ信号Ｖｉｍの導波管内の定常波の節部に近い箇所に配設する。 - 特許庁

In addition, a current flowing from a DC-DC converter 35 to the LED module 32 is detected by a current detecting resistance R2, it is compared with a reference voltage Vref form a reference voltage supply 38 in a comparison circuit 37, a control circuit 36 controls the DC-DC converter 35 in response to the comparison result, and constant current control is thereby carried out.例文帳に追加

さらに、ＤＤコン３５からＬＥＤモジュール３２へ流れる電流を、前記基準となる回路（Ｕ１）に設けた電流検知抵抗Ｒ２によって検知し、比較回路３７で基準電圧源３８からの基準電圧Ｖｒｅｆと比較し、その比較結果に応答して制御回路３６がＤＤコン３５を制御することで、定電流制御する。 - 特許庁

The amplifier circuit 20 includes an operational amplifier OP for inputting partial pressure Vsen between a sensor resistor Sns and a reference resistor Ref to an inverted input terminal and inputting partial pressure Vref between fixed resistors R1, R2 to a non-inverted input terminal, amplifies a difference of partial pressures inputted to both the terminals of the operational amplifier OP and outputs the amplified difference.例文帳に追加

増幅回路２０は、反転入力端子に、センサ抵抗Ｓｎｓとリファレンス抵抗Ｒｅｆとの分圧Ｖｓｅｎを入力すると共に、非反転入力端子に、固定抵抗Ｒ１，Ｒ２間の分圧Ｖｒｅｆを入力するオペアンプＯＰを含み、オペアンプＯＰの両端子に入力された分圧の差分を増幅して出力する。 - 特許庁

A differential amplification circuit 13 provided with a switch circuit switching a differential amplification function to either of an action state or a stop state according to the detection signal ACT outputs a first signal PGS proportional to a difference between a feedback signal INS and a reference voltage VREF during the operation state and outputs a second signal PGS in the stop state.例文帳に追加

差動増幅回路１３は、検知信号ＡＣＴに応じて差動増幅機能を動作状態または停止状態のいずれかの状態に切り換えるスイッチ回路を有し、動作状態ではフィードバック信号ＩＮＳと基準電圧ＶＲＥＦとの差に比例した第１信号ＰＧＳを出力し、停止状態では第２信号ＰＧＳを出力する。 - 特許庁

If there is trouble in a switching element 120 and the temperature of the heater 108 exceeds upper-limit temperature Tu, a forced sleep circuit 128 detects a temperature signal Vs falling below threshold Vref via an engine control section 112 and outputs a signal equivalent to a state, wherein a sleep power supply control signal is at low level to a voltage supply section 106.例文帳に追加

障害がスイッチ素子１２０に発生し、ヒータ１０８の温度が上限温度Ｔｕを超えた場合には、強制スリープ回路１２８は、エンジン制御部１１２を介して、温度信号Ｖｓがしきい値Ｖｒｅｆを下回ったことを検知して、電圧供給部１０６に対して、スリープ電源制御信号がローである状態と同等の信号を出力する。 - 特許庁

Comparison between detected voltage VBTA and reference voltage Vref is performed by a second comparator circuit 23B, generation of the rectangular wave signal is stopped by supplying boosting stop voltage from the output terminal Q of the S-R flip-flop circuit 24 to the oscillating circuit 25 by the signal of the compared result and output of the boosted voltage is stopped from the boosting circuit 26.例文帳に追加

被検電圧Ｖ_ＢＴＡと基準電圧Ｖ_ｒｅｆとの比較を第２の比較回路２３Ｂで行い、その比較結果の信号でＳ−Ｒフリップフロップ回路２４の出力端Ｑから昇圧停止電圧を発振回路２５に供給して矩形波信号の発生を留めて昇圧回路２６から昇圧した電圧の出力を停止する。 - 特許庁

A voltage regulator comprises; an N-type depression MOS transistor TR1 having a drain connected to a positive electrode side of a power source, a source side connected to a stabilizing capacitance 3, and a gate applied with a constant reference voltage Vref; and an output terminal to connect a load circuit 4 between the source of the N-type depression MOS transistor TR1 and the stabilizing capacitance 3.例文帳に追加

ドレインが電源の正電極側に接続され、ソース側が安定化容量３に接続されるとともにゲートに一定の基準電圧Ｖｒｅｆが印加されるＮ型デプレッションＭＯＳトランジスタＴＲ１と、Ｎ型デプレッションＭＯＳトランジスタＴＲ１のソースと安定化容量３との間に負荷回路４を接続するための出力端子とを有する。 - 特許庁

In this travel controller for controlling a vehicle speed to bring it into a set upper limit vehicle speed Vref or less by imparting braking force to a vehicle while conducting torque-up, the torque-up is released when the braking force required for keeping the upper limit vehicle speed or actually applied braking force is a prescribed value or more.例文帳に追加

トルクアップを行いつつ、車両に制動力を付与することにより、設定上限車速Ｖｒｅｆ以下となるよう車速制御を行う走行制御装置において、上限車速を維持するのに必要とされる制動力あるいは実際に付与されている制動力が所定値以上の場合にはトルクアップを解除する。 - 特許庁

The oscillator circuit 10 generates a constant delay time by use of a current source and a load element to determine a frequency of the clock, and includes an integrator 15 which integrates the clock, a comparator 16 which compares an output voltage of the integrator 15 with a reference voltage Vref, and a variable current source PT which changes a current in accordance with the comparison result of the comparator 16.例文帳に追加

電流源と負荷素子とを用いて一定遅延時間を生成してクロックの周波数を決定する発振回路１０であって、クロックを積分する積分器１５と、積分器１５の出力電圧と基準電圧Ｖｒｅｆとを比較するコンパレータ１６と、コンパレータ１６の比較結果に応じて電流が変化する可変電流源ＰＴとを含む。 - 特許庁

When the clock signal is changed to a low level, comparison operation is started and when an input signal voltage Vin is slightly larger than a reference voltage Vref, the output voltage of a PMOSFET 5 becomes a high level at a high speed by a positive feedback loop formed between NMOSFETs 7 and 8 and the voltage of the output terminal OUTPUT of the comparator circuit becomes a low level.例文帳に追加

クロック信号をローレベルに変化させると比較動作が開始され、入力信号電圧Ｖ_inが基準電圧Ｖ_ref よりもわずかに大きいときには、ＮＭＯＳＦＥＴ７，８間に形成された正帰還ループにより高速度でＰＭＯＳＦＥＴ５の出力電圧がハイレベルになり、比較回路の出力端子ＯＵＴＰＵＴの電圧はローレベルとなる。 - 特許庁

Thus, since the comparison of a reference voltage VREF and the analog input voltage VIN/2 can be carried out, while using a thin film transistor, a transistor is designed which constitutes a reference voltage generation circuit 10 and a comparative amplifier AMP by reducing a voltage level of a high-side power supply voltage VRT connected with the reference voltage generation circuit 10.例文帳に追加

これにより、基準電圧ＶＲＥＦとアナログ入力電圧ＶＩＮ／２との比較動作が実行可能であるため基準電圧発生回路１０と接続されるハイ側電源電圧ＶＲＴの電圧レベルを低くして、基準電圧発生回路１０および比較増幅器ＡＭＰを構成するトランジスタを薄膜トランジスタを用いて設計する。 - 特許庁

Output Vrep of the replica circuit is compared with a reference voltage Vref by a comparator 21, and a feedback loop is constituted for supplying comparison output Vcs to a gate common connecting point of the transistors T4 and T3, such that stabilization in the output of the CML circuit 1 is attained but resonance may occur in the feedback loop in accordance with a frequency of noise.例文帳に追加

このレプリカ回路の出力Ｖrep と基準電圧Ｖref とを比較器２１で比較してこの比較出力ＶcsをトランジスタＴ４とＴ３のゲート共通接続点へ供給する帰還ループを構成することにより、ＣＭＬ回路１の出力の安定化を図るものであるが、ノイズの周波数によっては、帰還ループで共振が発生してしまう。 - 特許庁

The output of an analog switch 64 or 66 is supplied to the comparator 14 as a threshold value and when a smoothing capacitor 34 is connected to a smoothing terminal 32, the midpoint potential of an input signal obtained in the smoothing terminal 32 is supplied but when the smoothing terminal 32 is a ground potential, a reference voltage VREF is supplied.例文帳に追加

このコンパレータ１４には、しきい値として、アナログスイッチ６４または６６の出力が供給され、平滑端子３２に平滑容量３４が接続されている場合には、この平滑端子３２に得られる入力信号の中点電位が供給され、平滑端子３２がグランド電位になっているときには基準電圧ＶＲＥＦが供給される。 - 特許庁

When steering in which an output voltage of the MR sensor 6a exceeds a reference voltage Vref is performed during the stop mode, an output condition of a comparator 4 is changed so that the CPU releases the stop mode temporarily and computes a compensation value of the periodic number based on an angle position when it is switched to the stop mode and an angle position when the stop mode is released for compensation.例文帳に追加

ストップモード中に、ＭＲセンサ６ａの出力電圧が基準電圧Ｖｒｅｆを超えた操舵が行われると、コンパレータ４の出力状態が変化することによって、ＣＰＵは、ストップモードを一時的に解除し、ストップモードに切り替わったときの角度位置と、解除したときの角度位置とにより、周期数の補正値を演算し補正を行う。 - 特許庁

The current detecting circuit is formed of a p-type output MOS transistor M1 as an element to be protected, a clamping circuit 1 for clamping a gate-source voltage of the output MOS transistor M1, a detecting circuit 2 for detecting operation of the clamping circuit 1, and a comparator circuit 3 for comparing the reference potential Vref and potential of output signal Out.例文帳に追加

本発明の電流検知回路は、被保護素子であるｐ型の出力ＭＯＳトランジスタＭ１と、出力ＭＯＳトランジスタＭ１のゲート・ソース間電圧をクランプするクランプ回路１と、クランプ回路１が動作したことを検出する検出回路２と、基準電位Ｖｒｅｆと出力信号Ｏｕｔの電位を比較するコンパレータ回路３で構成されている。 - 特許庁

An OR-circuit 6 detects a minimum voltage from the RGB drive signals Rout, Gout and Bout and inputs them to a comparator circuit 5, the circuit 5 compares them with the reference voltage Vref of a linear operation point before the amplification saturation of the circuit 2, and the comparison results are transmitted as an amplification factor control signal 8 from an integrating circuit 4 to the circuit 1.例文帳に追加

このＲＧＢドライブ信号Ｒｏｕｔ，Ｇｏｕｔ，Ｂｏｕｔから最小電圧を論理和回路６で検出して比較回路５に入力し、この比較回路５が終段増幅回路２の増幅飽和前のリニア動作点の基準電圧Ｖｒｅｆと比較され、この比較結果が積分回路４から初段増幅回路１へ増幅率制御信号８として送出される。 - 特許庁

An initial value θ0 of a vehicle deflection angle θ and an initial value L0 of a distance L are set and, when vehicle stop control is started, a normalized coefficient R is determined from a ratio of the vehicle deflection angle θ or the distance L to the initial values θ0, L0 to determine a target speed VREF of a vehicle body speed VL with the coefficient R.例文帳に追加

車両偏向角θの初期値θ０や距離Ｌの初期値Ｌ０を設定しておき、車両停止制御が開始されると、これら初期値θ０、Ｌ０に対する車両偏向角θもしくは距離Ｌの比から正規化された係数Ｒを求め、この係数Ｒにて車体速度ＶＬの目標速度ＶＲＥＦを求める。 - 特許庁

In the case that a rotation speed difference ΔN between engine rotation speed Ne and target rotation speed Ne* is higher than a threshold Nref (S150) with a catalyst deterioration flag Fc at a value 1 (S160), when vehicle speed V is higher than a threshold Vref (S190), then engine explosion combustion is continued until the rotation speed Ne reaches the target rotation speed Ne* (S200).例文帳に追加

エンジンの回転数Ｎｅと目標回転数Ｎｅ＊との回転数差ΔＮが閾値Ｎｒｅｆよりも高く（Ｓ１５０）且つ触媒劣化フラグＦｃが値１の場合に（Ｓ１６０）車速Ｖが閾値Ｖｒｅｆよりも高いときには（Ｓ１９０）、エンジンの爆発燃焼を継続しながらその回転数Ｎｅを目標回転数Ｎｅ＊に至らせる（Ｓ２００）。 - 特許庁

According to a voltage regulator circuit 30, when a power supply is turned on, a switch SW1 is turned on in response to a control signal CTR1(High), and a switch SW2 is turned off, and a reference voltage Vref is supplied to the first input (+IN) and second input (-IN) of a differential amplifier circuit AMP1 as a common voltage.例文帳に追加

本発明の電圧レギュレータ回路３０によれば、電源が投入されたとき、スイッチＳＷ１は制御信号ＣＴＲ１（Ｈｉｇｈ）に応じてオンし、スイッチＳＷ２はオフし、差動増幅回路ＡＭＰ１の第１の入力（＋ＩＮ）と第２の入力（−ＩＮ）には同一の電圧として基準電圧Ｖｒｅｆが供給される。 - 特許庁

A gate bias potential VREF to be applied to the gate terminal of the MOS transistor 15 is set at a potential to be outputted from the sixth n-channel MOS transistor 52 of a regulator 2, and fallen from a high-potential side power supply potential VDD by the potential difference between a low-potential side power supply potential VSS and the threshold of the n-channel MOS transistor.例文帳に追加

第１のＰチャネルＭＯＳトランジスタ１５のゲート端子に印加するゲートバイアス電位ＶＲＥＦを、レギュレータ２の第６のＮチャネルＭＯＳトランジスタ５２から出力される、低電位側電源電位ＶＳＳとＮチャネルＭＯＳトランジスタのしきい値との電位差分だけ高電位側電源電位ＶＤＤから降下した電位とする。 - 特許庁

A Gm amplifier 7A compares a peak voltage Vp detected by the detector 12 with a reference voltage Vref generated by the circuit 4, outputs an output current ic flowing in both directions of charging and discharging a capacitor C2 depending on the difference, and outputs a bidirectional output current ic' having current-mirror relation with the current ic.例文帳に追加

Ｇｍアンプ７Ａは、エンベロープ検出器１２の検出するピーク電圧Ｖｐを基準電圧発生回路４の発生する基準電圧Ｖｒｅｆを比較し、その差に応じてコンデンサＣ２を充電または放電する双方向に流れる出力電流ｉｃを出力するとともに、その出力電流ｉｃとカレントミラーの関係にある双方向の出力電流ｉｃ’を出力する。 - 特許庁

This device is provided with a fuse cell circuit 4 provided with the fuse cell FC, a fuse cell control circuit 3 for reading data stored in the fuse cell FC, a booster circuit 1 for generating a boosted voltage VDDP and a voltage conversion circuit 2 for using a reference voltage Vref and converting the boosted voltage VDDP into the read voltage VDDR to be used at reading the data from the fuse cell FC.例文帳に追加

ヒューズセルＦＣを含むヒューズセル回路４と、ヒューズセルＦＣに記憶されたデータを読み出すヒューズセル制御回路３と、昇圧電圧ＶＤＤＰを発生する昇圧回路１と、参照電圧Ｖref を使用して、昇圧電圧ＶＤＤＰをヒューズセルＦＣからデータを読み出すときに使用される読み出し電圧ＶＤＤＲに変換する電圧変換回路２とを具備する。 - 特許庁

The second voltage dividing circuit 12 includes: first and second resistive elements R1, R2 connected in series between a negative voltage generation circuit 3 and the reference voltage generation circuit 1 and dividing a voltage between a negative voltage Vn and the reference voltage Vref to generate a second positive voltage V2 that can be measured by the tester dedicated to positive voltage; and a buffer BF outputting the second positive voltage V2.例文帳に追加

第２分圧回路１２は、負電圧生成回路３と基準電圧生成回路１間に直列接続され、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第２正電圧Ｖ２を出力するバッファＢＦとを備えている。 - 特許庁

A photoelectric conversion part 13 and outputting parts 14 and 15 are formed on a sensor chip 12, the outputting part 14 outputs a sensor signal OS read from the photoelectric conversion part 13 to a main substrate 1, and the outputting part 15 outputs a reference signal DOS that does not respond to light as a reference potential VREF of the sensor signal OS output from the outputting part 14 to the main substrate 1.例文帳に追加

センサチップ１２に光電変換部１３および出力部１４、１５を形成し、出力部１４は、光電変換部１３から読み出されたセンサ信号ＯＳをメイン基板１に出力し、出力部１５は、出力部１４から出力されるセンサ信号ＯＳの基準電位ＶＲＥＦとして光に反応しない基準信号ＤＯＳをメイン基板１に出力する。 - 特許庁

A signal processing unit 16 includes: an input capacitor Ci for input of a signal from a pixel therein; an operational amplifier OP where the input capacitor Ci is connected to an inverting input terminal and predetermined potential Vref is applied to a non-inverting input terminal; and a feedback circuit FB connected between the inverting input terminal and the output terminal of the operational amplifier OP.例文帳に追加

信号処理部１６は、画素からの信号が入力される入力容量Ｃｉと、反転入力端子に入力容量Ｃｉが接続されるとともに非反転入力端子に所定電位Ｖｒｅｆが印加される演算増幅器ＯＰと、演算増幅器ＯＰの反転入力端子と出力端子との間に接続された帰還回路ＦＢとを備える。 - 特許庁

When a belt return of the continuously variable transmission is not determined when a vehicle speed V reaches a threshold value Vref or less, control (S180) for setting a hydraulic actuator by the setting of duty DS2 of a duty solenoid to intermediate pressure and shutting-up control (S170), are repeatedly performed based on input torque Tin and the oil temperature Toil to travel and stopping of a vehicle.例文帳に追加

車速Ｖが閾値Ｖｒｅｆ以下に至ったときに無段変速機のベルト戻りが判定されなかったときには、車両の走行と停止とに対して入力トルクＴｉｎやオイル温度Ｔｏｉｌに基づくデューティソレノイドのデューティＤＳ２の設定による油圧アクチュエータを中間圧力とする制御（Ｓ１８０）と閉じ込み制御（Ｓ１７０）とを繰り返し実行する。 - 特許庁

A differential amplifier 16 differentially amplifies the detected voltage Vs of a transmission signal to be outputted in a burst shape and the reference voltage Vref outputted by a baseband modulator 2 and outputs an attenuation quantity control signal, and a baseband modulator 2 outputs a hold timing signal to a sample-and-hold circuit 17 at timing when the voltage Vs reaches nearly a means voltage.例文帳に追加

差動増幅器１６は、バースト状に出力される送信信号の検波電圧Ｖｓとベースバンド変調器２が出力する基準電圧Ｖref とを差動増幅して減衰量制御信号を出力し、ベースバンド変調器２は、検波電圧Ｖｓが略平均電圧Ｖａに達する時点ｔｓのタイミングでホールドタイミング信号をサンプルホールド回路１７に出力する。 - 特許庁

A detection output part 13 of the temperature detection circuit 11 causes mirror current of bias current flowing through a resistor element R1 in a band gap reference voltage generation circuit 12 to generate thermal voltage VT to flow through a detecting resistor element R3, and an A/D conversion circuit 14 A/D-converts terminal voltage of the element R3 by means of a conversion reference power source VREF.例文帳に追加

温度検出回路１１の検出出力部１３は、バンドギャップ基準電圧発生回路１２において抵抗素子Ｒ１に流れて熱電圧ＶTを発生させるバイアス電流のミラー電流を検出用抵抗素子Ｒ３に流し、Ａ／Ｄ変換回路１４は、検出用抵抗素子Ｒ３の端子電圧を変換用基準電源ＶREFを利用してＡ／Ｄ変換する。 - 特許庁

A semiconductor integrated circuit is equipped with a second voltage regulator 21 for directly inputting an input voltage, a reference voltage generation circuit 11 for using an output voltage V1 of the second voltage regulator 21 as the input voltage, and a voltage regulator 31 or voltage detector 31A for using an output voltage Vref of the reference voltage generation circuit 11 as the reference voltage.例文帳に追加

半導体集積回路は、入力電圧を直接入力する第２のボルテージレギュレータ２１と、第２のボルテージレギュレータ２１の出力電圧Ｖ１を入力電圧とする基準電圧発生回路１１と、該基準電圧発生回路１１の出力電圧Ｖｒｅｆを基準電圧として用いるボルテージレギュレータ３１またはボルテージディテクタ３１Ａとを具備する。 - 特許庁

A residual quantity detection part 25 impresses a prescribed input voltage Vin between the two electrodes constituting an electrode pair 12, and a height h of the surface of the fuel in the fuel tank 11, namely, the residual quantity, is detected on the basis of a charging time T which is a length of time until the charging voltage Vout between the two electrodes gets to a prescribed standard voltage Vref by the impressed voltage.例文帳に追加

残量検出部２５は、電極対１２を構成する２つの電極に所定の入力電圧Ｖｉｎを印加し、この電圧印加により２つの電極間の充電電圧Ｖｏｕｔが所定の基準電圧Ｖｒｅｆに達するまでの充電時間Ｔを基に、燃料タンク１１内の発電用燃料の液面の高さｈ、即ち残量を検出する。 - 特許庁

In the semiconductor memory constituted so that a data signal from a memory cell and a reference signal from a reference cell are compared by a differential sense amplifier 150A-0 and data is read out, the memory provided with a feedback circuit 200A-0 having a function limiting relative variation between a reference signal VREF and a data signal VDA-0 inputted to the differential sense amplifier 150A-0.例文帳に追加

メモリセルからのデータ信号とリファレンスセルからの参照信号とを差動型センスアンプ１５０Ａ−０で比較してデータを読み出すように構成された半導体記憶装置において、差動型センスアンプ１５０Ａ−０に入力される参照信号ＶＲＥＦとデータ信号ＶＤＡ−０との間の相対的変化を制限する機能を有する帰還回路２００Ａ−０を備える。 - 特許庁

After a vehicle speed V is made higher than a low vehicle speed threshold Vref (S270 to S290) after the value 1 is set on the control flag F for the step, torque obtained by limiting the requested torque Tr* by feedback control using a target vehicle speed V* and torque limitation using upper limit torque Tm2max is outputted to the driving shaft from a second motor (S300 to S330).例文帳に追加

また、段差用制御フラグＦに値１が設定された以降に車速Ｖが低車速閾値Ｖｒｅｆより大きくなった以降は（Ｓ２７０〜Ｓ２９０）、目標車速Ｖ＊を用いたフィードバック制御や上限トルクＴｍ２ｍａｘを用いたトルク制限によって要求トルクＴｒ＊を制限したトルクを第２モータから駆動軸に出力する（Ｓ３００〜Ｓ３３０）。 - 特許庁

The A/D converter 20 receives the final discharging voltage VL of the secondary battery 64 by a GND terminal, receives the output voltage Vx of the secondary battery through an analog voltage input terminal IN, and outputs a digital output value D as a ratio of the voltage ΔV from VL to Vx relative to the range from VL to a reference voltage Vref of the A/D converter.例文帳に追加

Ａ／Ｄ変換器２０は、ＧＮＤ端子に二次電池６４の放電終止電圧ＶＬを受けるとともに、アナログ電圧入力端子ＩＮに二次電池の出力電圧Ｖｘを受け、ＶＬからＡ／Ｄ変換器の基準電圧Ｖｒｅｆまでの範囲に対するＶＬからＶｘまでの電圧ΔＶの比率としてのデジタル出力値Ｄを出力する。 - 特許庁

A base current correction type current mirror circuit 21 is connected to a regulated voltage source 12 which is provided for the circuit 10, outputs voltage Vref and has the same temperature characteristics as that of an IGBT1, and current generated by the circuit 21 can be set by a resistance circuit 30 serially connected to a Tr 19 from the outside of the circuit 10.例文帳に追加

駆動保護回路１０内に設けられ電圧Ｖrefを出力し、ＩＧＢＴ１と同じ温度特性を有する定電圧源１２には、ベース電流補正型のカレントミラー回路２１が接続されており、このカレントミラー回路２１が生成する電流は、Ｔｒ１９側に駆動保護回路１０の外部から直列に接続された抵抗素子３０により設定できる。 - 特許庁

A comparator 5 handles selection between the starting phase and the normal charge pump mode by comparing the output voltage Vout of the converter with a reference voltage Vref, charges the capacitors in an energy-saving way, and switches the current mirror via two small switches S2 and S3 connected to two of the four MOSFETs and the gates of two of the four MOSFETs.例文帳に追加

コンパレータ５は、コンバータの出力電圧Ｖ_outを基準電圧Ｖ_refと比較し、開始フェーズと通常のチャージポンプ・モードとの間の選択を扱い、エネルギーを節約してコンデンサを充電し、４つのＭＯＳＦＥＴのうちの２つ、及び４つのＭＯＳＦＥＴのうちの２つのゲートに接続される２つの小さなスイッチＳ２及びＳ３を介して、電流ミラーを切替える。 - 特許庁

This DC stabilized power supply is provided with a short-circuit protecting circuit part 62 which monitors the short-circuit or abnormality deterioration of an output voltage Vo based on a reference voltage Vadj, and limits the driving control of an output transistor 1 and a clamp circuit part 63 which clamps the lower limit value of the reference voltage Vref to a predetermined positive voltage.例文帳に追加

本発明は、参照電圧Ｖａｄｊに基づいて出力電圧Ｖｏの短絡や異常低下を監視し、出力トランジスタ１の駆動制御を制限する短絡保護回路部６２を有して成る直流安定化電源装置において、参照電圧Ｖｒｅｆの下限値を所定の正電圧にクランプするクランプ回路部６３を有する構成としている。 - 特許庁

The negative voltage detection circuit includes a circuit 37 for generating a reference current Iref, a resistive dividing circuit 38 having one end to which a negative voltage to be detected is applied and the other end to which a mirror current of the reference current is supplied, and a first comparator 32 for comparing a first voltage Vref corresponding to the reference current with a second voltage at the other end when a mirror current flows.例文帳に追加

負電圧検知回路は、基準電流Ｉrefを生成する基準電流生成回路３７と、一端に検知すべき負電圧が印加され、他端に上記基準電流のミラー電流が供給される抵抗分割回路３８と、上記基準電流に対応する第１の電圧Ｖrefと抵抗分割回路にミラー電流を流したときの他端の第２の電圧とを比較する第１のコンパレータ３２を備える。 - 特許庁

A gate control circuit 8 generates a gate control signal Vgate1 applied to a PMOS transistor 1 such that the PMOS transistor 1 performs an ON/OFF operation once in each cycle of a clock signal CK0, based on the clock signal CK0 from a clock generation circuit 9 and an output Vcomp of a comparator 7 for comparing a divided voltage Vob of an output voltage Vo with a reference voltage Vref.例文帳に追加

ゲート制御回路８は、ＰＭＯＳトランジスタ１に与えるゲート制御信号Ｖｇａｔｅ１を、クロック発生回路９からのクロック信号ＣＫ０と、出力電圧Ｖｏの分圧電圧Ｖｏｂと基準電圧Ｖｒｅｆとを比較するコンパレータ７の出力Ｖｃｏｍｐとに基づき、ＰＭＯＳトランジスタ１がクロック信号ＣＫ０の各周期内において１回オン・オフ動作を行うように生成する。 - 特許庁