「vref」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

Through operation of a constant voltage dummy circuit 20, charging the output from the main power supply section 8 has a predetermined voltage of the constant voltage dummy circuit 20, and thereby a divided voltage Vd can be made equal to or lower than a reference voltage Vref.例文帳に追加

定電圧ダミー回路20の動作により、主電源部８の充電出力は、定電圧ダミー回路20の所定の電圧になるため、分圧電圧Ｖｄを基準電圧Ｖｒｅｆ以下とすることができる。 - 特許庁

In a pulse modulator 20, a PWM signal Spwm is generated of which duty ratio is adjusted so that the output voltage (Vout 2) of a step-down type switching regulator 200 approximates a predetermined reference voltage Vref.例文帳に追加

パルス変調器２０は、降圧型スイッチングレギュレータ２００の出力電圧（Ｖｏｕｔ２）が所定の基準電圧Ｖｒｅｆに近づくようデューティ比が調節されるＰＷＭ信号Ｓｐｗｍを生成する。 - 特許庁

In the system, a receiving means 35 amplifies a reception signal, and, a reception point memory means 38 stores the latest reception point data in a plurality of memory parts in sequence, until the signal level reaches a predetermined value (Vref).例文帳に追加

受信信号は受信手段３５で増幅されその信号レベルが予め定めた値（Ｖｒｅｆ）になるまで受信点記憶手段３８は複数の記憶部に順次最新の受信点データを記憶する。 - 特許庁

Soft start reference voltage circuits 16 and 18 output soft start reference voltages which rise gradually at the start of power and are kept at reference voltages after they reach the reference voltages Vref.例文帳に追加

ソフトスタート基準電圧回路１６，１８は、電源立ち上がり時において、徐々に電圧が上昇し、基準電圧Ｖｒｅｆに至った後は基準電圧に維持されるソフトスタート基準電圧を出力する。 - 特許庁

An adder circuit 7 adds the superposed voltage Vadd to the integration voltage Vint0, and a comparator 8 compares an integration voltage Vint1 after the superposed voltage Vadd is added with the reference voltage Vref to output a determination signal Sd.例文帳に追加

加算回路７は、積分電圧Ｖint0に重畳電圧Ｖaddを加算し、コンパレータ８は、重畳電圧Ｖaddが加算された後の積分電圧Ｖint1と基準電圧Ｖrefとを比較して判定信号Ｓｄを出力する。 - 特許庁

A voltage-current conversion circuit 10 includes feedback voltage VFB corresponding to the output voltage Vout of a charge pump circuit 4 with predetermined reference voltage VREF and generates bias current IBO corresponding to the error between them.例文帳に追加

電圧電流変換回路１０は、チャージポンプ回路４の出力電圧Ｖｏｕｔに応じたフィードバック電圧ＶＦＢを所定の基準電圧ＶＲＥＦと比較し、その誤差に応じたバイアス電流ＩＢＯを発生する。 - 特許庁

On the other hand, when the input signal voltage Vin is slightly lower than the reference voltage Vref, it is returned to the same state as the standby state and the voltage of the output terminal OUTPUT of the comparator circuit maintains a high level.例文帳に追加

一方、入力信号電圧Ｖ_inが基準電圧Ｖ_ref よりもわずかに低い場合には、待機状態と同じ状態に戻り、比較回路の出力端子ＯＵＴＰＵＴの電圧はハイレベルを維持する。 - 特許庁

A high bias is applied to the MOS capacitor C1 so that the capacity is saturated with a high value by increasing the difference between a reference voltage Vref and the minimum voltage of an output signal from an oscillator 1.例文帳に追加

このＭＯＳキャパシタＣ１には、その容量が高い値で飽和するように、参照電圧Ｖｒｅｆと発振器１の出力信号の最小電圧の差を大きくすることにより高いバイアスを加える。 - 特許庁

Current supply capability for the resistor string is increased by the circuit 8, and a resistor value provided in the resistor string can be lowered without changing an external circuit for generating the reference voltage Vref.例文帳に追加

電圧フォロワ回路８により、抵抗ストリングに対する電流供給能力が増大し、基準電圧Ｖｒｅｆを発生する外部回路を変更することなく、抵抗ストリングの具備する抵抗値を下げることができる。 - 特許庁

A charging current adjusting circuit 40 adjusts a charging current Ichg based on the error voltage between a voltage drop ΔV generated in the detection resistor Rsense and a predetermined reference voltage Vref.例文帳に追加

充電電流調節回路４０は、検出抵抗Ｒｓｅｎｓｅに発生する電圧降下ΔＶと所定の基準電圧Ｖｒｅｆとの誤差電圧にもとづいて、充電電流Ｉｃｈｇを調節する。 - 特許庁

Further, a voltage across the source and the drain of the PMOS transistor 16 is increased in such a manner that the reference voltage VREF is controlled to be at a high level and respective drain currents of an NMOS transistor 18 and the PMOS transistor 16 are increased.例文帳に追加

さらに、基準電圧ＶＲＥＦが高く制御され、ＮＭＯＳトランジスタ１８及びＰＭＯＳトランジスタ１６のドレイン電流が多くなることにより、ＰＭＯＳトランジスタ１６のソース・ドレイン間電圧が高くなる。 - 特許庁

The imaging apparatus generates reference voltages Vref 1, 2, 3 by allowing CR low-pass filters (reference voltage generating circuits 51A, 51B, 51C) to smooth the driving pulse signal of a CCD, which is outputted from a driving pulse signal generating circuit 33.例文帳に追加

駆動パルス信号発生回路３３から出力されるＣＣＤの駆動パルス信号をＣＲローパスフィルタ（基準電圧生成回路５１Ａ，５１Ｂ，５１Ｃ）により平滑して基準電圧Ｖｒｅｆ１，２，３を生成する。 - 特許庁

A received signal is amplified by a reception means 35 while a receiving point storing means 38 causes the latest receiving point data to be stored in order in a plurality of storage parts until the level of the signal reaches a previously determined value (Vref).例文帳に追加

受信信号は受信手段３５で増幅されその信号レベルが予め定めた値（Ｖｒｅｆ）になるまで受信点記憶手段３８は複数の記憶部に順次最新の受信点データを記憶する。 - 特許庁

To provide a level shift circuit where restriction in the range of an input signal and an output signal is reduced, another potential such as a threshold potential Vref is not required and current does not flow excepting for the time of transition of the input signal.例文帳に追加

入力信号と出力信号の範囲に制限が少なく、閾値電位Ｖｒｅｆのような他の電位も必要なく、入力信号の遷移時以外に電流が流れないレベルシフト回路を提供する。 - 特許庁

The comparator circuit 22 compares, in magnitude, a voltage value outputted from an output terminal of the amplifier A_20 with a reference voltage value Vref and outputs a signal representing a result of the comparison as a total incident light quantity signal.例文帳に追加

比較回路２２は、アンプＡ_２０の出力端子から出力される電圧値と基準電圧値Ｖrefとを大小比較して、当該比較結果を表す信号を入射光総量信号として出力する。 - 特許庁

In a flow control device 100, a comparator 40 outputs a first control voltage Vref based on a comparison of an instruction value signal Vi1 of the flow volume and a signal Vi2 according to the sensor output signal Vs.例文帳に追加

流量制御装置１００において、コンパレータ４０は、流量の指令値信号Ｖｉ１と、センサ出力信号Ｖｓに応じた信号Ｖｉ２との比較に基づき第１の制御電圧Ｖｒｅｆを出力する。 - 特許庁

The constant voltage circuit is provided with a differential circuit 11 for inputting a reference voltage Vref and an output voltage feedback signal Vfb, an output stage circuit 12 for amplifying a differential signal Id, a current limitation circuit 20 for detecting an output current Io and generating a current limit signal Sa, and a current limit signal feedback circuit 30 for feeding back the signal Sa to the circuit 11.例文帳に追加

基準電圧Vrefおよび出力電圧帰還信号Ｖfbを入力する差動回路１１と、その差動信号Ｉｄを増幅する出力段回路１２と、出力電流Ｉｏを検出して電流制限信号Ｓａを生成する電流制限回路２０とを備えた電流制限回路つき定電圧回路において、電流制限信号Ｓａを差動回路１１の入力に帰還させる電流制限信号帰還回路３０が設けられる。 - 特許庁

Thereby the amplifier 1 operates once for a time T and at acycle of 10T(=10 μs-100 ms) to keep the level of the VREF.例文帳に追加

この時には、基準電圧ＶＲＥＦは、トランジスタ２の接合部でのリークなどにより電荷が漏洩するため、１０Ｔ（＝１０μｓ〜１００ｍｓ程度）の周期において１回のＴ時間だけオペアンプ１が動作し、基準電圧ＶＲＥＦのレベルを保持する。 - 特許庁

Transistors TP11, TP21, TP11r, TP21r are constituted to that 'on' resistance of them are very smaller than that of TP11, TP21, TP11r, TP21r in order to prevent occurrence of voltage drop in sense amplifier output voltage Vsen and output voltage Vref of a reference circuit.例文帳に追加

センスアンプ出力電圧Ｖｓｅｎおよびリファレンス回路出力電圧Ｖｒｅｆに電圧降下を発生させないように，トランジスタＴＰ１１，ＴＰ２１，ＴＰ１１ｒ，ＴＰ２１ｒは，トランジスタＴＰ１，ＴＰ２，ＴＰ１ｒ，ＴＰ２ｒよりもオン抵抗が非常に小さくなるように構成されている。 - 特許庁

The intermediate point of the series connection of the resistors R3, R4 is connected to an external connection terminal P and can be connected to the reference power supply Vref through an external resistor R5 having optional resistance via the connection terminal P.例文帳に追加

そして、抵抗Ｒ３，Ｒ４の直列接続の中間点を外付け用の接続端子Ｐに接続し、この接続端子Ｐを介し任意抵抗の外付け抵抗Ｒ５により、基準電源Ｖｒｅｆと接続可能とする。 - 特許庁

When the level of the drive command signal falls under the reference voltage Vref, a capacitor 27 is charged, and a mode switching signal becomes high (normal mode), and power VBL for drive is given from a power supply circuit 7 to a drive control circuit.例文帳に追加

駆動指令信号のレベルが基準電圧Ｖｒｅｆを下回るとコンデンサ２７が充電され、モード切替信号がハイ（通常モード）となって電源供給回路７から駆動制御回路に駆動用電源ＶＢＬが与えられる。 - 特許庁

Since storing is stopped at Vref, a zero-crossing point prior to a trigger level being set as a reception point; and thus, power-saving operation can be attained due to the propagation time measurement with a fewer errors and reduced measurement time.例文帳に追加

Ｖｒｅｆになると記憶を停止するためトリガーレベルより前の任意の零クロス点を受信点とするができ、誤差の少ない伝播時間を計測し、計測時間短縮化で省電力動作を実現することが可能になる。 - 特許庁

A reference voltage generation part 14 adds the signal level of a demodulation signal S3 demodulated by a demodulator 13 to a reference voltage value Vref0, while a comparator 15 compares a signal S2 with a reference voltage value Vref to output a pulse signal P1.例文帳に追加

基準電圧生成部１４は、検波器１３が検波した検波信号Ｓ３の信号レベルを基準電圧値Ｖref0に加算し、コンパレータ１５は、信号Ｓ２と基準電圧値Ｖrefとを比較して、パルス信号Ｐ１を出力する。 - 特許庁

Even when the reference potential Vrerf is different from the terminal potential Vtt, a time required for reaching to the reference potential Vref from a 'L' level or a 'H' level of a potential of the data input/ output terminal 35 can be made constant.例文帳に追加

参照電位Ｖｒｅｆと終端電位Ｖｔｔが異なる場合でも、データ入出力端子３５の電位が「Ｌ」レベルまたは「Ｈ」レベルから参照電位Ｖｒｅｆに到達するまでの時間を一定にすることができる。 - 特許庁

An error apmplifier 24 generates an error signal Verr corresponding to a difference between voltage drop ΔV generated at the detection resistance Rsense and a predetermined reference voltage Vref and outputs the signal to a control terminal of the charging transistor Tr1.例文帳に追加

誤差増幅器２４は、検出抵抗Ｒｓｅｎｓｅに発生する電圧降下ΔＶと所定の基準電圧Ｖｒｅｆとの差に応じた誤差信号Ｖｅｒｒを生成し、充電トランジスタＴｒ１の制御端子へと出力する。 - 特許庁

Since overwriting and updating are stopped when it reaches the Vref, a zero-crossing point prior to a trigger level being set as a reception point, and thus power-saving operation due to the propagation time measurement with fewer errors and the reduced measurement time can be attained.例文帳に追加

Ｖｒｅｆになると上書き更新を停止するためトリガーレベルより前の零クロス点を受信点とするができ、誤差の少ない伝播時間を計測し、計測時間短縮化で省電力動作を実現することが可能になる。 - 特許庁

When a discharge lamp load LA reaches the end of life, detected voltages Vk, Vl gradually rise in accordance with the rise of both-end voltage of the discharge lamp load LA, and the detected voltage Vk first reaches the threshold voltage Vref.例文帳に追加

放電灯負荷ＬＡが寿命末期となった場合、放電灯負荷ＬＡの両端電圧の上昇に伴い、検出電圧Ｖｋ，Ｖｌは何れも徐々に上昇し、検出電圧Ｖｋが先にしきい値電圧Ｖrefに到達する。 - 特許庁

The average value of two zero crossing points in the vicinity of Vref can be used as a reception point, making it possible to measure the propagation time with errors reduced such as an upper or lower offset and to materialize power saving operation through the shortening of measurement time.例文帳に追加

Ｖｒｅｆになる前後の２点の零クロス点の平均値を受信点とすることができ、上下オフセットなど誤差の少ない伝播時間を計測し、計測時間短縮化で省電力動作を実現することが可能になる。 - 特許庁

However, SVR switches the tap, so that VL becomes almost equal to Vref for voltage change due to gradual change of load and a serial SVC compensates for compensation amount Vc for sudden change of the voltage, which cannot be compensated by SVR.例文帳に追加

しかして、ＳＶＲは緩やかな負荷変動による電圧変動に対してＶ_LがほぼＶ_refとなるようにタップ切換をし、直列型ＳＶＣはＳＶＲでは補償できない急激な電圧変動に対する補償分Ｖｃを補完する。 - 特許庁

The sum of the gain amount of the switch amplification part 19 and the attenuation amount of the attenuator 30, which are changed when the size of the reference voltage Vref(H) is switched, is approximately zero without adjusting the gain control voltage Vc(RF).例文帳に追加

基準電圧Ｖｒｅｆ（Ｈ）の大きさを切り替えたときに変化する切り替え増幅部１９の利得量と減衰器３０の減衰量の和は、利得制御電圧Ｖｃ（ＲＦ）を調整しなくともほぼゼロになる。 - 特許庁

In the input buffer circuit 21, the threshold value changing circuit is activated at the time of a test mode, current quantity of the N channel MOS transistor 215 is increased, voltage of a node N1 is increased, and the reference voltage VREF is changed equivalently.例文帳に追加

入力バッファ回路２１は、テストモード時閾値変更回路が活性化され、ＮチャネルＭＯＳトランジスタ２１５の電流量を増加させてノードＮ１の電圧を増加させ、基準電圧ＶＲＥＦを等価的に変化させる。 - 特許庁

When a constant-voltage circuit 24 varies an output voltage VOUT of a constant voltage to increase the voltage, a gate voltage and a drain voltage of a PMOS transistor 16 are increased in such a manner that a reference voltage VREF is controlled to be at a high level.例文帳に追加

定電圧回路２４が定電圧の出力電圧ＶＯＵＴを可変して高くする場合、基準電圧ＶＲＥＦが高く制御されることにより、ＰＭＯＳトランジスタ１６のゲート電圧及びドレイン電圧が高くなる。 - 特許庁

In this comparison, it is determined that the smoothing capacitor 3 is at the end of its service life, if the peak value ΔV is not more than the determination reference value Vref and the peak current reaching time Δt is not more than the determination reference time Tref.例文帳に追加

この比較において、ピーク値ΔＶが寿命の判定基準値Ｖｒｅｆ以下で、かつピーク電流到達時間Δｔが判定基準時間Ｔｒｅｆ以下であれば、平滑コンデンサ３が寿命であると判定する。 - 特許庁

A reference voltage generation circuit 33 of a receiver circuit 24 is provided with a plurality of capacitors C1 and C2 as setting elements for a time constant of a reference voltage Vref, and a changeover switch 34 is connected to the capacitor C2, which serves as an extension capacitor.例文帳に追加

受信回路２４のリファレンス電圧生成回路３３に、リファレンス電圧Ｖrefの時定数の設定要素として複数のコンデンサＣ１，Ｃ２を設け、コンデンサＣ２に切換スイッチ３４を接続して、Ｃ２を増設コンデンサとする。 - 特許庁

Alternatively, the resistor R1 connected to a bias power supply Vref is provided to secure high input impedance of the preamplifier 11, to sufficiently reduce the capacity and size of the capacitor C1 and miniaturize the circuit scale.例文帳に追加

また、バイアス電源Ｖｒｅｆに接続する抵抗Ｒ１を設けることにより、プリアンプ１１の高入力インピーダンス性を確保し、コンデンサＣ１の容量及びサイズを十分小さくして回路規模を小さくすることができる。 - 特許庁

To provide a reference voltage generating circuit that employs a new resistor, indicating a stabler resistor value with respect to changes in the temperature of the environment, thereby outputting the reference voltage Vref of stabler values to temperature changes.例文帳に追加

環境温度の変化に対してより安定した抵抗値を示す新規の抵抗を使用し、これにより、温度変化に対してより安定した値の基準電圧Ｖｒｅｆを出力する基準電圧発生回路を提供する。 - 特許庁

In addition, the semiconductor device also changes a through-current Is of a shifter circuit 102 for transmitting the difference between an internal supply potential Vdd and a reference potential Vref by an output signal with an appropriate level, according to the required response speed.例文帳に追加

加えて、内部電源電位Ｖｄｄと参照電位Ｖｒｅｆとの差を適切なレベルの出力信号でコンパレータ回路に伝達するシフタ回路１０２の貫通電流Ｉｓも必要とされる応答速度に応じて切換える。 - 特許庁

The second preamplifier 40 compares a second reference signal/VREF with the data DATA and outputs a third output signal V2P and a fourth output signal V2N to the voltage sense amplifier 50 on the basis of the compared result.例文帳に追加

第２プレアンプ４０は第２基準信号／ＶＲＥＦとデータＤＡＴＡとを比較し、その比較結果に基づき第３出力信号Ｖ２Ｐ及び第４出力信号Ｖ２Ｎを電圧感知増幅器５０に出力する。 - 特許庁

The active voltage step-down circuit 2 is controlled to be active/inactive according to "L"/"H" of the activation signal VACT, and generates in the active state an internal voltage step-down power source potential VDD which is set based on a reference voltage VREF.例文帳に追加

アクティブ降圧回路２は活性化信号ＶＡＣＴの“Ｈ”／“Ｌ”により活性／非活性が制御され、活性状態時に基準電圧ＶＲＥＦに基づき設定される内部降圧電源電位ＶＤＤを発生する。 - 特許庁

A drive section 30 generates a pulse signal S_PWM in which a duty ratio is adjusted so that a voltage Vin of the solar battery 4 meets the reference voltage Vref, and switches a switching transistor M1 based on the pulse signal S_PWM.例文帳に追加

駆動部３０は、太陽電池４の電圧Ｖｉｎが基準電圧Ｖｒｅｆと一致するようにデューティ比が調節されるパルス信号Ｓ_ＰＷＭを生成し、パルス信号Ｓ_ＰＷＭにもとづきスイッチングトランジスタＭ１をスイッチングする。 - 特許庁

The input buffer uses differential amplifier circuits 32 and 34 respectively having an N-channel differential amplifier stage and a P-channel differential amplifier stage that compare a reference signal VREF with an input signal IN to drive an output circuit 44.例文帳に追加

参照信号ＶＲＥＦを入力信号ＩＮと比較するＮチャネルの差動増幅段を有する差動増幅回路３２と、Ｐチャネルの差動段を有する差動増幅回路３４とを用い出力回路４４を駆動する。 - 特許庁

An internal reference potential Vref from the first power source circuit disposed in the first region is transmitted to an internal power source potential generation circuit 140F in the second power source circuit disposed in the third region, through the second region.例文帳に追加

第１領域に配置した第１電源回路からの内部基準電位Ｖｒｅｆを、第２領域を経由して、第３領域に配置した第２電源回路内の内部電源電位生成回路１４０Ｆに伝送する。 - 特許庁

An output of a replica circuit 20 is supplied to a comparing circuit 26 through a dummy load circuit 24 and a low pass filter 25, this signal is compared with reference voltage Vref, and a pulse of a count up signal or count down signal is generated.例文帳に追加

レプリカ回路２０の出力がダミー負荷回路２４及びローパスフィルタ２５を介して比較回路２６に供給され、これが参照電圧Ｖｒｅｆと比較されて、カウントアップ信号又はカウントダウン信号のパルスが生成される。 - 特許庁

An operational amplifier OPA receives an external music signal VIN at its inverting input terminal, receives a reference voltage VREF at its noninverting input terminal and outputs a signal INA whose amplitude center is the reference voltage.例文帳に追加

オペアンプＯＰＡは、外部から音楽信号ＶＩＮを反転入力端子に入力すると共に基準電圧ＶＲＥＦを非反転入力端子に入力し、前記基準電圧を振幅の中心とする信号ＩＮＡを出力する。 - 特許庁

A through current preventing circuit 24 turns off the switch SW when the divided voltage Vd1 is lower than a reference voltage Vref to prevent a large through current from flowing through the P and N driving transistors which are turned on at the same time.例文帳に追加

貫通電流防止回路２４は、分圧電圧Ｖｄ１が基準電圧Ｖref以下の時にスイッチＳＷをオフすることにより、同時にオンされたＰ，Ｎドライブトランジスタを介して大きな貫通電流が流れるのを防止する。 - 特許庁