「vref」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

Then the capacitor C5 is reset by VREF through a SW8, and the terminal voltage of the capacitor C5 is outputted to a horizontal signal line 13 through an amplifier 12 and a SW9.例文帳に追加

続いて、コンデンサＣ５がＳＷ８を介してＶＲＥＦでリセットされ、そのコンデンサＣ５の端子電圧がアンプ１２及びＳＷ９を通して水平信号線１３へ出力される。 - 特許庁

The change-over switch SW1 sets a resistor R3 among resistors R1, R2 and R3, which divide reference voltage Vref and generate reference voltage Vr to the shorting state.例文帳に追加

また、基準電圧Ｖｒｅｆを分圧して基準電圧Ｖｒを作る抵抗Ｒ１，Ｒ２，Ｒ３のうち、抵抗Ｒ３を切り替えスイッチＳＷ１により短絡状態とできるようにする。 - 特許庁

An output (SUM output) corresponding to the amount of light received by the PSD 308 is generated, and the output of a semiconductor laser 303 is controlled so that the SUM output agrees with a reference value (Vref).例文帳に追加

ＰＳＤ３０８の受光光量に応じた出力（ＳＵＭ出力）を生成し、この出力が基準値（Ｖref）に一致するよう、半導体レーザ３０３の出力を制御する。 - 特許庁

Further, a cancel circuit obtained by parallelly connecting a cancel resistor R2 and a cancel capacitor C2 is connected between the normal input terminal of the amplifier Amp and a reference voltage Vref.例文帳に追加

さらに、オペアンプＡｍｐの正転入力端子と基準電圧Ｖｒｅｆとの間には、キャンセル抵抗Ｒ２とキャンセルコンデンサＣ２とを並列接続したキャンセル回路が接続されている。 - 特許庁

A comparator 3 compares a voltage VDET, detected by a voltage detecting circuit 2 with a reference voltage VREF, and generates a voltage according to this comparison result and outputs an output signal S1.例文帳に追加

コンパレータ３は、電圧検出回路２の検出電圧ＶＤＥＴを基準電圧ＶＲＥＦと比較し、この比較結果に応じた電圧を出力信号Ｓ１を生成出力する。 - 特許庁

An error amplifier 10 regulates a gate voltage Vg of the output transistor 12 to make a voltage in response to the output voltage Vout get near to a prescribed reference voltage Vref.例文帳に追加

誤差増幅器１０は、出力電圧Ｖｏｕｔに応じた電圧が所定の基準電圧Ｖｒｅｆに近づくように、出力トランジスタ１２のゲート電圧Ｖｇを調節する。 - 特許庁

A comparison circuit 17 compares the temperature voltage Vtemp with a reference voltage Vref and outputs a detection signal Vc1 when the temperature has reached a detection temperature or higher.例文帳に追加

比較回路１７は、温度電圧Ｖｔｅｍｐと基準電圧Ｖｒｅｆとを比較し、温度が検出温度以上になったことを検出すると、検出信号Ｖｃ１を出力する。 - 特許庁

And, the input buffer circuit 21 compares input voltage DIN of write-in data with the reference voltage VREF, and outputs output data in accordance with the comparison result to an internal circuit.例文帳に追加

そして入力バッファ回路２１は、書込みデータの入力電圧ＤＩＮを基準電圧ＶＲＥＦと比較し、その比較結果に応じた出力データを内部回路へ出力する。 - 特許庁

The optoelectronic device is constituted to supply a reference voltage signal Vref whose voltage level increases monotonously with time to the gate of an active transistor Qd of each pixel 20 within a selection period.例文帳に追加

選択期間内において、各画素２０の駆動トランジスタＱｄのゲートに、その電圧レベルが時間的に単調に増加するリファレンス電圧信号Ｖｒｅｆを供給するようにする。 - 特許庁

When the output voltage level of the amplifier 41 is lower than the reference level VRef, a distance is calculated referring to a data table D1, based on the output voltage level of the amplifier 41.例文帳に追加

アンプ４１の出力電圧レベルが基準レベルＶＲｅｆ１を下回っているときには、アンプ４１の出力電圧レベルに基づきデータテーブルＤ１を参照して距離を算出する。 - 特許庁

The MDAC outputs a predetermined analog voltage Vout1 formed by using a ground voltage GND, a reference voltage Vref, an input signal Vin, and a digital signal Dout.例文帳に追加

ＭＤＡＣは、接地電圧ＧＮＤ、基準電圧Ｖｒｅｆ、入力信号Ｖｉｎ及びデジタル信号Ｄｏｕｔを用いて組成された所定のアナログ電圧Ｖｏｕｔ１を出力する。 - 特許庁

Thereby, reference voltage Vref is changed and tested, bit line voltage applied to an input, that is, characteristics of a ferroelectric capacitor C0 (or C1) are measured quantitatively.例文帳に追加

これにより、参照電圧Ｖｒｅｆを変更してテストし、入力に印加されるビット線電圧、言い換えれば強誘電体キャパシタＣ０（またはＣ１）の特性を、定量的に測定する。 - 特許庁

The level comparator 19 compares the level of the output signal of the amplifier 18 and a reference voltage Vref, produces a control signal corresponding to the difference of the two and gives it to the variable gain circuit 15.例文帳に追加

レベル比較器１９は、増幅器１８の出力信号のレベルと基準電圧Ｖ_ref とを比較して、両者の差に応じた制御信号を生成し、可変利得回路１５に与える。 - 特許庁

A coefficient (C2+2^n*C1) of a compensation voltage {(C2+2^n*C1)*Vref/2^n} for compensating an offset voltage (G2*Vo1+Vo2) of the amplification circuit varies in the range of 0-(2^2n-1).例文帳に追加

増幅回路のオフセット電圧（Ｇ２・Ｖｏ１＋Ｖｏ２）を補正するための補正電圧｛（Ｃ２＋２^n・Ｃ１）・Ｖｒｅｆ／２^n｝の係数（Ｃ２＋２^n・Ｃ１）は、０〜（２^2n−１）の範囲で、変更される。 - 特許庁

The power supply circuit 12 performs the power supply to the power supply VINT of the load circuit 14 when a voltage of the power supply VINT becomes less than the reference voltage VREF - ΔV.例文帳に追加

電源供給回路１２は、電源ＶＩＮＴの電圧が参照電圧ＶＲＥＦ−ΔＶを下回った場合に負荷回路１４の電源ＶＩＮＴに対して電源供給を行う。 - 特許庁

A voltage generation circuit 100 is configured to generate a reference voltage Vref at an output point 200 and composed of a potential dividing circuit 10, a time constant circuit 20 and a compensation circuit 30.例文帳に追加

電圧生成回路１００は、基準電圧Ｖrefを出力点２００に発生させる回路であり、分圧回路１０と時定数回路２０と補償回路３０とで構成される。 - 特許庁

F1-F3 are depression-mode FETs, Tr1-Tr4 are HBTs, R1-R6 are resistors, Vcb is a power supply terminal, Ven is an enable terminal, and Vref is a reference voltage terminal.例文帳に追加

Ｆ１〜Ｆ３はデプレションモードＦＥＴ、Ｔｒ１〜Ｔｒ４はＨＢＴ、Ｒ１〜Ｒ６は抵抗、Ｖｃｂは電源端子、Ｖｅｎはイネーブル端子、Ｖｒｅｆはリファレンス電圧端子である。 - 特許庁

Furthermore after the voltage VCUTs is amplified to VCUTs in an amplifier 12, it is compared with a predetermined reference voltage VREF in a measured value comparison judgment part 14 and judged good or bad.例文帳に追加

さらに、電圧Ｖ_CUTsは、増幅部１２にて、電圧Ｖ_CUTaへ増幅された後、測定値比較判定部１４にて、予め指定される基準電圧Ｖ_REF と比較され、良否判定される。 - 特許庁

A regulator circuit 14 generates a center potential VC using the level VSS as a reference while referring to a reference potential level Vref and adjusting the level VOUT.例文帳に追加

レギュレータ回路１４は、接地レベルＶＳＳを基準に、参照電位レベルＶｒｅｆを参照し、第１の昇圧電位レベルＶＯＵＴを調整したセンター電位ＶＣを生成する。 - 特許庁

Therefore, reference voltage Vref being the same voltage as that at the time of operation can be supplied as power source voltage of the internal circuit at the time of standby, the reliability of an element never be spoiled.例文帳に追加

これにより、待機時における内部回路の電源電圧として、動作時と同じ電圧である基準電圧Ｖref を供給することができ、素子の信頼性を損なうことがなくなる。 - 特許庁

In the operational amplifier 3, a reference voltage Vref is supplied to a plus input terminal and an input voltage Vin is supplied through the first resistor R1 to a minus input terminal.例文帳に追加

演算増幅器３は、＋入力端子に基準電圧Ｖｒｅｆを供給され、−入力端子に第１抵抗Ｒ１を介して入力電圧Ｖｉｎを供給される。 - 特許庁

At this time, a holding voltage of a first capacity 1 is added with a holding voltage of a second capacity 2 in the capacitor array 4, and a voltage of a node B is output as a reference voltage Vref.例文帳に追加

この時、第１の容量１の保持電圧に容量列４の第２の容量２の保持電圧が加算されて、ノードＢの電圧がレファレンス電圧Ｖｒｅｆとして出力される。 - 特許庁

An interface device 9 prevents the resolution of luminance gradation from decreasing by setting a dynamic range Vref of an A/D converting circuit according to peak value of an analog video signal Vin.例文帳に追加

本発明のインターフェース装置９は、アナログ映像信号Ｖinのピーク値に応じてＡ／Ｄ変換回路のダイナミックレンジＶrefを設定して、輝度の階調の分解能が低減するのを防止する。 - 特許庁

On the contrary, when the output voltage level of the amplifier 41 exceeds the reference level VRef, a distance is calculated referring to a data table D2, based on the output voltage level of the amplifier 42.例文帳に追加

逆に、アンプ４１の出力電圧レベルが基準レベルＶＲｅｆ１を上回ったときには、アンプ４２の出力電圧レベルに基づきデータテーブルＤ２を参照して距離を算出する。 - 特許庁

A bias circuit 5 driving the NMOS transistors QN1, QN2 for clamp is constituted of a BGR circuit 51 and a regulator 52 multiplying proportionally its output reference voltage Vref.例文帳に追加

クランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２を駆動するバイアス回路５は、ＢＧＲ回路５１と、その出力基準電圧Ｖｒｅｆを比例倍するレギュレータ５２により構成される。 - 特許庁

In the peak hold circuit 10 disclosed herein, adjusting a reference signal Vadj received by an operational amplifier OP2 can shift a level of a reference signal Vref applied to an operational amplifier OP1.例文帳に追加

本発明に係るピークホールド回路１０では、オペアンプＯＰ２に入力される参照信号Ｖadjを調整することで、オペアンプＯＰ１の参照信号Ｖrefをシフトすることができる。 - 特許庁

A voltage (Vref) of expectation is given parallel to a plurality of semiconductor integrated circuits from an evaluating device (18) outside of the semiconductor integrated circuits each having a CPU (2) and a flash memory (5).例文帳に追加

ＣＰＵ（２）とフラッシュメモリ（５）を有する半導体集積回路の外部の評価装置（１８）から期待値の電圧（Ｖｒｅｆ）を複数の半導体集積回路に並列的に与える。 - 特許庁

The differential output circuit 3 generates differential signals Sin+, Sin- on the basis of the received signal S from the TLA circuit 2 and the reference voltage Vref from the averaging circuit 4.例文帳に追加

差動出力回路３は、ＴＩＡ回路２からの受信信号Ｓ、及び平均化回路４からの参照電圧Ｖｒｅｆに基づいて差動信号Ｓｉｎ＋，Ｓｉｎ−を生成する。 - 特許庁

On an internal voltage wire of a voltage V on a wire 7, a variable electric power source 12 impresses a voltage equivalent to a reference voltage Vref on a wire 8 from outside the semiconductor device 1.例文帳に追加

可変電源１２は、配線７上の電圧Ｖの内部電圧配線に、配線８上の基準電圧Ｖｒｅｆと同等の電圧を半導体装置１の外部から印加する。 - 特許庁

A sampling value Vdc(n) of an output voltage is compared with a control target voltage value Vref, and the difference in voltage values is supplied to a multiplication processing portion 24 via a voltage control means 23.例文帳に追加

出力電圧のサンプリング値Ｖdc(n)と制御目標電圧値Ｖrefを比較しその誤差電圧値を、電圧制御手段２３を経由して乗算処理部２４に供給する。 - 特許庁

The threshold value Vref is set to about 4 V more on the light shielding potential side than the intermediate level 2.5 of the variation range 0-5 V of the almost sine wave signals outputted from the light receiving element.例文帳に追加

上記のしきい値Ｖｒｅｆは、受光素子から出力される略正弦波信号の変化範囲０〜５Ｖの中間レベル２．５よりも遮光電位側の約４Ｖに設定されている。 - 特許庁

A comparator 24 compares an output voltage Vout with a reference voltage Vref in the off command period, and the controller 25 detects an open failure of a freewheel diode 6 according to the comparison result.例文帳に追加

コンパレータ２４は、オフ指令期間において出力電圧Ｖoutと基準電圧Ｖrefとを比較し、制御装置２５は、比較結果に基づいて還流ダイオード６のオープン故障を検出する。 - 特許庁

The reference voltage circuit 10 comprises a differential amplifier circuit 30 with an input terminal IT1 for input of constant voltage VCT and an input terminal IT2 for input of reference voltage VREF.例文帳に追加

基準電圧回路１０は、入力端子ＩＴ１に定電圧ＶＣＴが入力され、入力端子ＩＴ２に基準電圧ＶＲＥＦが入力される差動増幅回路３０を含む。 - 特許庁

Thereafter, a comparator 17 compares the input signal with a comparative voltage VREF having a voltage level lower than the amplitude level of the input signal to be binarized, whereby false demodulation of disturbance wave is prevented.例文帳に追加

その後、比較器１７が入力信号の振幅レベルよりも低い電圧レベルの比較電圧ＶＲＥＦと比較して２値化することにより、妨害波の誤復調を防止する。 - 特許庁

The comparator 2 compares the voltage by the alarm signal current at the connection point between the resistance 61 and a resistance 71 of the semiconductor device 7 with the voltage VREF of the comparison voltage power source 3.例文帳に追加

アラーム信号電流による抵抗６１と半導体装置７の抵抗７１との接続点の電圧と比較電圧電源３の電圧Ｖ_REF とをコンパレータ２により比較する。 - 特許庁

An input switching circuit 16 controls an order of entering the input analog signal Vin and a reference voltage Vref into a voltage comparing element constituting the circuit 12.例文帳に追加

入力切替回路１６は、入力アナログ信号Ｖｉｎおよびリファレンス電圧ＶｒｅｆのＡＤ変換回路１２を構成している電圧比較素子への入力順番を制御する。 - 特許庁

In this case, the computer 1 gives a diagnostic digital output VDref (VDo±α) to a diagnostic DAC 4, and a comparator 5 compares its analog output Vref with the output Vo of the DAC 2.例文帳に追加

このとき、計算機１から、診断用ＤＡＣ４に診断用ディジタル出力ＶDref（ＶDO±α）を入力し、そのアナログ出力ＶrefとＤＡＣ２の出力ＶOコンパレータ５で比較する。 - 特許庁

When the output potential Vout1 becomes the reference potential Vref, the source is separated from the writing stop discriminating circuit 22, and the drain voltage Vd is released and writing is stopped.例文帳に追加

出力電位Ｖｏｕｔ１が参照電位Ｖｒｅｆになると、ソースが書込停止判定回路２２から切り離され、ドレイン電圧Ｖｄが解除されて書き込みが停止する。 - 特許庁

A transistor 324p is connected between the input end of a reference potential Vref and the gate of the input transistor 312p as to feed a pulse signal in to the gates of the transistors 312p, 324p.例文帳に追加

トランジスタ３２４ｐを、基準電位Ｖref の入力端と入力トランジスタ３１２ｐのゲートとの間に接続し、トランジスタ３１２ｐ，３２４ｐのゲートにはパルス信号inを供給する。 - 特許庁

At this time, a holding voltage of a second capacitor 2 in the capacitor array 4 is added to a holding voltage of a first capacitor 1, and a voltage of a node B is outputted as a reference voltage Vref.例文帳に追加

この時、第１の容量１の保持電圧に容量列４の第２の容量２の保持電圧が加算されて、ノードＢの電圧がレファレンス電圧Ｖｒｅｆとして出力される。 - 特許庁

At resetting, the reset transistors 7 and 8 and a shutter transistor 2 are turned on, and the sum voltage of a constant voltage Vref and a threshold voltage Vth of an amplification transistor 3 is applied to a photo-gate 21.例文帳に追加

リセット時、リセットトランジスタ７，８およびシャッタトランジスタ２をオンにし、定電圧Ｖｒｅｆと増幅トランジスタ３の閾値電圧Ｖｔｈとの和の電圧をフォトゲート２１に印加する。 - 特許庁

Also, the set value of the waveform of the reference voltage Vref is generated by digital signal processing in a voltage setting part 30 to generate desired waveform without restriction on the value of the circuit element or circuit configurations, thereby reducing the changing time of the reference voltage Vref while reducing the output noise of the signal processing part 10.例文帳に追加

また、電圧設定部３０においてデジタル信号処理により参照電圧Ｖｒｅｆの波形の設定値を生成することによって、回路素子の値や回路構成の制約を受けることなく所望の波形を生成することが可能となり、信号処理部１０の出力ノイズの低減を図りつつ、参照電圧Ｖｒｅｆの変化時間を短縮することができる。 - 特許庁

A first comparator for comparing a noninverted clock signal inputted from a PADI with an inverted clock signal inputted from a PADR, a second comparator for comparing the noninverted clock signal with reference voltage Vref, and a third comparator for comparing the inverted clock signal with the reference voltage Vref are provided in a differential buffer part DB 1, and their outputs are defined as Y, YI and YR, respectively.例文帳に追加

差動バッファ部ＤＢ１内に、ＰＡＤＩから入力される非反転クロック信号及びＰＡＤＲから入力される反転クロック信号を比較する第１比較器、非反転クロック信号と参照電位Ｖrefとを比較する第２比較器、反転クロック信号と参照電位Ｖrefとを比較する第３比較器とを設け、それぞれの出力をＹ、ＹＩ、ＹＲとする。 - 特許庁

The regulator circuit includes a differential amplification circuit 30 for receiving a reference voltage VREF at an input terminal IT1 and receiving a regulation voltage VRG at an input terminal IT2 to amplify the voltage difference between the reference voltage VREF and the regulation voltage VRG, and an output circuit 40 connected with an output terminal DQ of the differential amplification circuit 30 to output the regulation voltage VRG.例文帳に追加

レギュレータ回路は、入力端子ＩＴ１に基準電圧ＶＲＥＦが入力され、入力端子ＩＴ２に調整電圧ＶＲＧが入力され、基準電圧ＶＲＥＦと調整電圧ＶＲＧの電圧差を増幅する差動増幅回路３０と、差動増幅回路３０の出力端子ＤＱが接続され、調整電圧ＶＲＧを出力する出力回路４０を含む。 - 特許庁

When coasting run for measuring the travel resistance is instructed, an inverter 26 to drive a motor 22 is shut down, and when vehicle speed is larger than given vehicle speed Vref, a system main relay 30 to perform electric connection and break between the inverter 26 and a battery 24 is switched off, and when the vehicle speed is under the given vehicle speed Vref, the system main relay 30 is kept ON.例文帳に追加

走行抵抗を測定するための惰行走行が指示されたときには、モータ２２を駆動するインバータ２６をシャットダウンし、車速が所定車速Ｖｒｅｆよりも大きいときには、インバータ２６とバッテリ２４との電気的な接続と遮断を行なうシステムメインリレー３０をオフとし、車速が所定車速Ｖｒｅｆ以下のときには、システムメインリレー３０をオンままに維持する。 - 特許庁