マルチサイクルの英語

マルチサイクルパス候補検出部１は、ＨＤＬ記述１０から、始点同士および終点同士が等しい２つの経路をマルチサイクルパス候補として検出し、マルチサイクルパス候補ファイル１２に格納する。例文帳に追加

An MCP candidate detection part 1 detects two routes having equal start points and equal end points as MCP candidates and stores the detected candidates in an MCP candidate file 12. - 特許庁

この発明は、マルチサイクルパスを高い確度で自動検出してマルチサイクルパス指定に供させることにより、論理合成やレイアウト処理に要する時間を短縮させるようにしたマルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラムを提供することを目的としている。例文帳に追加

To provide a multi-cycle path detection device, a multi-cycle path detection method, and a multi-cycle path detection program which shorten a time required for logic synthesis and layout processing by detecting automatically a multi-cycle path with high accuracy, and by submitting it to multi-cycle path designation. - 特許庁

遅延制約作成部２は、マルチサイクルパスにはシングルサイクルパスに与えられる基準制約のマルチサイクル数倍、マルチサイクルパス候補の各経路には基準制約に所定数を乗じた数の遅延制約を与えて遅延制約ファイル１３に格納する。例文帳に追加

A delay restriction preparation part 2 gives the multi-cycle multiple of reference restriction applied to a single cycle pass to the MCP, gives delay restriction obtained by multiplying the reference restriction by a prescribed number to respective routes of the MCP candidates and stores respective values in a delay restriction file 13. - 特許庁

実動作モードでタイミング解析を行い、マルチサイクルパスを抽出する。例文帳に追加

Timing analysis is performed in an actual operation mode to extract a multi-cycle path. - 特許庁

マルチサイクルパスや非同期パスを有する論理回路のハザードをチェックする。例文帳に追加

To check a hazard of a logical circuit having a multi-cycle path and a synchronous path. - 特許庁

マルチサイクルパスを有する回路のマルチサイクル数を基に遅延データを生成する遅延データ生成ステップ（１１６）と、前記生成された遅延データをマルチサイクルパスのデータに付与してシミュレーションを行うことによりタイミング検証を行う第１のシミュレーションステップ（１１０）とを有することを特徴とするマルチサイクルパス検証方法が提供される。例文帳に追加

The multi-cycle path verification method is provided, which has a delay data generation step for generating delay data on the basis of the number of multi-cycles of a circuit having a multi-cycle path (116), and a first simulation step for performing timing verification by giving the generated delay data to the data of the multi-cycle path and performing simulation (110). - 特許庁

マルチサイクルパスの検出時間を短縮し論理合成ツールの負荷を軽減する。例文帳に追加

To reduce the load of a logic synthesis tool by shortening the detection time of a multi-cycle pass(MCP). - 特許庁

マルチサイクルテストステップと、シングルサイクルテストステップとを設けて、マルチサイクルテストステップ時には、データの出し側のFF1に対してクロックイネーブル信号を用いて、データをホールドしてマルチサイクルパスのテストを行い、シングルサイクルテストステップ時に、マルチサイクルパスに関してはデータをキャプチャさせない構成をとってテストを行う。例文帳に追加

A multicycle test step and a single cycle test step are provided, the test for the multicycle path is carried out while holding the date, using the clock enable signal to the FFI in the data output side, when executing the multicycle test step, and the test is carried out while bringing constitution not capturing the data, as to the multicycle path, when executing the single cycle test step. - 特許庁