「マルチサイクル」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

手持ち型マルチサイクル・バキュームポンプ・ピックアップ工具例文帳に追加

HAND HELD MULTICYCLE VACUUM PUMP PICK-UP TOOL - 特許庁

割り込み可能なマルチサイクル命令を処理する方法および装置例文帳に追加

METHOD AND DEVICE FOR PROCESSING INTERRUPTIBLE MULTI- CYCLE INSTRUCTION - 特許庁

マルチサイクルパス候補検出部１は、ＨＤＬ記述１０から、始点同士および終点同士が等しい２つの経路をマルチサイクルパス候補として検出し、マルチサイクルパス候補ファイル１２に格納する。例文帳に追加

An MCP candidate detection part 1 detects two routes having equal start points and equal end points as MCP candidates and stores the detected candidates in an MCP candidate file 12. - 特許庁

この発明は、マルチサイクルパスを高い確度で自動検出してマルチサイクルパス指定に供させることにより、論理合成やレイアウト処理に要する時間を短縮させるようにしたマルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラムを提供することを目的としている。例文帳に追加

To provide a multi-cycle path detection device, a multi-cycle path detection method, and a multi-cycle path detection program which shorten a time required for logic synthesis and layout processing by detecting automatically a multi-cycle path with high accuracy, and by submitting it to multi-cycle path designation. - 特許庁

遅延制約作成部２は、マルチサイクルパスにはシングルサイクルパスに与えられる基準制約のマルチサイクル数倍、マルチサイクルパス候補の各経路には基準制約に所定数を乗じた数の遅延制約を与えて遅延制約ファイル１３に格納する。例文帳に追加

A delay restriction preparation part 2 gives the multi-cycle multiple of reference restriction applied to a single cycle pass to the MCP, gives delay restriction obtained by multiplying the reference restriction by a prescribed number to respective routes of the MCP candidates and stores respective values in a delay restriction file 13. - 特許庁

実動作モードでタイミング解析を行い、マルチサイクルパスを抽出する。例文帳に追加

Timing analysis is performed in an actual operation mode to extract a multi-cycle path. - 特許庁

マルチサイクルパスや非同期パスを有する論理回路のハザードをチェックする。例文帳に追加

To check a hazard of a logical circuit having a multi-cycle path and a synchronous path. - 特許庁

マルチサイクルパスを有する回路のマルチサイクル数を基に遅延データを生成する遅延データ生成ステップ（１１６）と、前記生成された遅延データをマルチサイクルパスのデータに付与してシミュレーションを行うことによりタイミング検証を行う第１のシミュレーションステップ（１１０）とを有することを特徴とするマルチサイクルパス検証方法が提供される。例文帳に追加

The multi-cycle path verification method is provided, which has a delay data generation step for generating delay data on the basis of the number of multi-cycles of a circuit having a multi-cycle path (116), and a first simulation step for performing timing verification by giving the generated delay data to the data of the multi-cycle path and performing simulation (110). - 特許庁

マルチサイクルパスの検出時間を短縮し論理合成ツールの負荷を軽減する。例文帳に追加

To reduce the load of a logic synthesis tool by shortening the detection time of a multi-cycle pass(MCP). - 特許庁

マルチサイクルテストステップと、シングルサイクルテストステップとを設けて、マルチサイクルテストステップ時には、データの出し側のFF1に対してクロックイネーブル信号を用いて、データをホールドしてマルチサイクルパスのテストを行い、シングルサイクルテストステップ時に、マルチサイクルパスに関してはデータをキャプチャさせない構成をとってテストを行う。例文帳に追加

A multicycle test step and a single cycle test step are provided, the test for the multicycle path is carried out while holding the date, using the clock enable signal to the FFI in the data output side, when executing the multicycle test step, and the test is carried out while bringing constitution not capturing the data, as to the multicycle path, when executing the single cycle test step. - 特許庁

マルチサイクル非パイプライン化命令シーケンシングを処理するシステムおよび方法を提供する。例文帳に追加

To provide a system and a method for processing multicycle non-pipelined command sequencing. - 特許庁

そして、上記分岐点から出力側のマルチサイクルパス側の経路上と、上記合流点から入力側のマルチサイクルパス側の経路上に、出力固定回路を挿入する。例文帳に追加

An output fixing circuit is inserted into a multi-cycle path side route on the output side from the branch point and a multi-cycle path side route on the input side from the junction. - 特許庁

マルチサイクル要求であることを示す標識が、スライス・アービタに提供され、もしマルチサイクル要求がある場合は、１つのスライス（第1のスライス）だけが、その関連するバスを許可される。例文帳に追加

An indicator designating a multi-cycle request is provided to a slice arbiter, and if a multi-cycle request is present, only one slice (first slice) is granted its associated bus. - 特許庁

ＲＴＬ（レジスタ・トランスファ・レベル）の回路記述を解析して、開始点から終了点までの遅延がクロック周期を越えているマルチサイクルパス候補を検出するＲＴＬタイミング解析部１０２と、マルチサイクルパス候補と、ゲートレベルのタイミング解析のために指定されるマルチサイクルパス指定・フォールスパス指定とを突き合わせて比較するチェック部１０３とを具備する。例文帳に追加

This device includes an RTL(register transfer level) timing analysis part 102 which analyzes the circuit description of RTL and detects a multi-cycle path candidate whose delay covering its start point through end point exceeds a clock cycle or not and a check part 103 which collates the multi-cycle path candidate with the multi-cycle path/false path that is designated for analyzing the gate level timing. - 特許庁

固定小数点ユニット（ＦＸＵ）中で、マルチサイクル命令や複雑な命令を効率よくディスパッチし実行することを可能にする。例文帳に追加

To efficiently dispatch and execute a multicycle command and a complicated command in a fixed point unit (FXU). - 特許庁

方法、プロセッサ、コンピュータ・プログラム製品（マルチサイクル非パイプライン化命令シーケンシングを処理するシステムおよび方法）例文帳に追加

METHOD, PROCESSOR AND COMPUTER PROGRAM PRODUCT (SYSTEM AND METHOD FOR PROCESSING MULTICYCLE NON-PIPELINED COMMAND SEQUENCING) - 特許庁

調停回路は複数個のパイプライン段を有して対応する複数個のマルチサイクル調停操作が1時に進行することを可能とする。例文帳に追加

An arbitration circuit can advance a plurality multi-cycle arbitration operations at a time with a plurality of pipeline stages. - 特許庁

マルチサイクル・データ転送要求のための分散型アービトレーションを管理する方法およびシステム例文帳に追加

METHOD AND SYSTEM FOR MANAGING DISTRIBUTED ARBITRATION FOR MULTI-CYCLE DATA TRANSFER REQUEST - 特許庁

検証結果を早期に得ることができるマルチサイクルパス検証方法を提供することを課題とする。例文帳に追加

To provide a multi-cycle path verification method capable of obtaining a verification result at an early stage. - 特許庁

マルチサイクルパス検証装置、検証方法及び検証プログラムを記憶したコンピュータ読み取り可能な記憶媒体例文帳に追加

DEVICE AND METHOD FOR VERIFYING MULTI-CYCLE PATH AND COMPUTER READABLE STORAGE MEDIUM WITH VERIFICATION PROGRAM STORED THEREIN - 特許庁

論理回路のタイミング解析結果からタイミング違反をしている経路のタイミングレポートを抽出し、それに対応する経路の始点及び終点を、マルチサイクルパスを検出するためのマルチサイクルパスコマンドの始点及び終点に変換する。例文帳に追加

The multi-cycle path detection device extracts a timing report of route violating timing from a timing analysis result of a logic circuit, and converts starting and ending points of a route corresponding to a route to starting and ending points of a multi-cycle path command to detect a multi-cycle path. - 特許庁

変換された始点から終点までの間の経路における信号処理時間が、クロックの何サイクル以上を費やすことができるかを示すサイクル数探索基準値を算出し、それに基づいて、マルチサイクルパスコマンドに対してマルチサイクルパスか否かを判定する。例文帳に追加

The device calculates a cycle-number search standard value indicating hat how many cycles more than clocks a signal processing time from the converted starting point to the ending point can spend, and determines whether the route is the multi-cycle path or not with respect to the multi-cycle path command based on the value. - 特許庁

調停回路により実行されるべき新たなマルチサイクル調停操作に対して、フィルタ回路は調停回路のパイプライン段内で既に進行中の他のマルチサイクル調停操作では選択されていない前記フィルタ状態の内の１つを選択し、選択されたフィルタ状態と関係するリソースをアクセスしようとするアクセス要求を新たなマルチサイクル調停操作の候補アクセス要求として決定する。例文帳に追加

The filter circuit selects one in the filter states unselected in the other multi-cycle arbitration operation already advancing in a pipeline stage of the arbitration circuit to new multi-cycle arbitration operation to be performed by the arbitration circuit, and determines the access request trying to make access to the resources related to the selected filter state as a candidate access request of the new multi-cycle arbitration operation. - 特許庁

但し、出力固定回路は、マルチサイクルテスト時には、入力と同じ信号を出力し、シングルサイクルテスト時には、任意の固定値を出力する回路である。例文帳に追加

Provided that, the output fixing circuit is a circuit for outputting the same signals as input during a multi-cycle test, and outputting an arbitrary fixed value during a single cycle test. - 特許庁

調停がマルチサイクル操作として実行される場合に、共通アクセス路を共有する複数個のリソースへアクセスしようとする複数アクセス要求間の調停の改良された技術を提供する。例文帳に追加

To provide a technology for improving arbitration between a plurality of access requests trying to make access to a plurality of resources sharing a common access passage, when performing the arbitration as multi-cycle operation. - 特許庁

Ｎサイクルのマルチサイクルパスを含んだクロック同期の論理回路の検証を、回路設計初期段階で簡単な方法で実施することができるシミュレーション装置を提供することを課題とする。例文帳に追加

To provide a simulation device for verifying a clock-synchronized logic circuit including an N cycle multi-cycle path by a simple method in the initial stage of circuit design. - 特許庁

そして、パス集合Ｍがマルチサイクルパスである場合、パス集合Ｍをタイミング例外パスリストＬに追加し、出力部２０７によって出力する。例文帳に追加

When the path aggregation M is the multi-cycle path, the path aggregation M is added to a timing exception path list L, and outputted by an output part 207. - 特許庁

マルチサイクル信号などのタイミング例外信号の伝搬を制御する制御信号が導入されている論理回路においても、スタティックハザードが発生する可能性があるか否かを自動的にチェックできるようにする。例文帳に追加

To provide a static hazard detection device, static hazard detection method and program capable of automatically checking whether a static hazard can occur even in a logic circuit whereinto a control signal for controlling propagation of a timing exception signal such as a multi-cycle signal is introduced. - 特許庁

ゲーティッドクロックの使用や回路の大規模化にも対応でき、処理時間が短く、マルチサイクルパスを正確に検出可能な解析方法を提供する。例文帳に追加

To provide an analyzing method for coping with the use of a gated clock and the enlargement of a circuit, shortening a processing time, and accurately detecting a multi-cycle path. - 特許庁

マルチサイクル動作をする複数のパイプラインを備えた、安価に製造可能な演算ユニットであって、複雑な構成のスケジューラを搭載しなくても、各パイプラインを効率的に動作させることが出来る演算ユニットを、提供する例文帳に追加

To provide a calculation unit which has a plurality of pipelines performing a multi-cycle operation and can be manufactured at a low cost and can operate each pipeline efficiently without loading a scheduler with complicated structure. - 特許庁

スーパースカラ・マイクロプロセッサ装置は、マルチサイクルの複雑な命令をディスパッチし実行することを可能にするため、いくつかの制御信号がディスパッチ・ユニット中で生成され、命令と共に固定小数点ユニット（ＦＸＵ）にディスパッチされる。例文帳に追加

In this superscalor microprocessor unit, some numbers of control signals are generated in a dispatch unit to be dispatched to the fixed point unit (FXU) together with the command, so as to dispatch and execute the multicycle complicated command. - 特許庁

半導体集積回路にスキャンパスを組み込んでスキャンテストを行う際に、シングルサイクルパスとマルチサイクルパスが混在している論理回路において、シングルサイクルパスの実動作速度によるテストを可能にすること。例文帳に追加

To achieve a test based on an actual operation speed of a single cycle path in a logic circuit in which the single cycle path and a multi-cycle path are mixed when performing a scan test by integrating a scan path into a semiconductor integrated circuit. - 特許庁

解析対象回路を構成するセルを含む各素子の名称、素子の端子への信号の意味や関係に対応して解析対象回路の分析を行い、その分析結果を用いて始点から終点までのパスがマルチサイクルパスであるか否かの判定を行う。例文帳に追加

An analysis of a circuit to be analyzed is made in correspondence with a name of each element including a cell for constituting the circuit to be analyzed, the meaning and the relation of a signal to a terminal of the element, and the determination of whether or not the path from a starting point to an end point is the multi-cycle path is made by using the result of the analysis. - 特許庁

非スキャンセルの試験において、検出率低下、回路規模の増大を防止でき、マルチサイクルパスの影響を低減でき、不具合箇所を的確に特定でき、異周波数の試験対象があっても高速側の周波数で試験をすることが可能な、クロック生成回路、半導体集積回路およびその試験装置を提供する。例文帳に追加

To provide a clock generation circuit, a semiconductor integrated circuit, and a test device therefor which can prevent a decrease in detection rate and an increase in circuit size, reduce the effect of a multi-cycle path, correctly identify problem parts, and test at a higher frequency even if provided with test objects with different frequencies in a non-scanned cell test. - 特許庁

本発明による半導体集積回路は、入力側フリップフロップ４６と、入力側フリップフロップ４６に接続された入力を有する、マルチサイクルパスである組み合わせ回路４９と、組み合わせ回路４９の出力に接続された出力側フリップフロップ４８と、ディレイテスト回路１０とを具備する。例文帳に追加

A semiconductor integrated circuit includes an input side flip-flop 46; a combinational circuit 49, which is the multi-cycle path, having an input connected with the input-side flip-flop 46; an output-side flip-flop 48 connected to the output of the combinational circuit 49; and a delay test circuit 10. - 特許庁

複数個の拡張ユニット及び／又は各拡張ユニット内の複数個の実行パイプ、マルチサイクル実行レイテンシー及び拡張ユニット間又はその中における異なる実行レイテンシー、拡張ユニット命令述語、及びプロセッサコアストール及びインタラプトに関する結果保存／回復を取扱うためのサポートが包含されている。例文帳に追加

Support for a plurality of extension units and/or a plurality of execution pipes within each extension unit, multi-cycle execution latencies and different execution latencies between or within the extension units, extension instruction predicates, and for handling result save/restore on the processor core install and the interrupt is included. - 特許庁