例えば構造物の複数階に貫通して並設されたバスダクトについて、第一の階で一のバスダクトを支持部で支持し且つ他のバスダクトを支持部で支持せず、第一の階の一つ上階の第二の階で前記他のバスダクトを支持部で支持し且つ前記一のバスダクトを支持部で支持しない構成とする。例文帳に追加

For example, with respect to the bus ducts juxtapositioned penetrating through a plurality of floors of the structure, at a first floor, one bus duct is supported by the supporting portion but another bus duct is not supported by the supporting portion, and at a second floor which is one floor higher than the first floor, the another bus duct is supported by the supporting portion but the one bus duct is not supported by the supporting portion. - 特許庁

この発明は、車室内の温度を均一に制御できる２階建てバスを提供することを課題とする。例文帳に追加

To provide a double-decker bus uniformly controlling temperature in a cabin. - 特許庁

一階壁パネル１０は、バスユニットを備えた浴室の壁を構成している。例文帳に追加

A first floor wall panel 10 constitutes a wall of the bathroom having the bath unit. - 特許庁

2008年1月の開業時には、一部の地上とコンコース階とを結ぶ階段が未供用で、出入り口が封鎖されていただけでなく地上バスターミナルも未完成で、一部を除き、路線バスは、三条通、天神川通などにある暫定的な停留所に停車していた。例文帳に追加

When the station opened in January 2008, part of the stairs connecting the ground and the concourse level was not placed in service, an entrance was blocked and some above-ground bus terminals were incomplete, so route buses stopped at temporary bus stops installed on either Sanjo-dori Street or Tenjingawa-dori Street.発音を聞く  - Wikipedia日英京都関連文書対訳コーパス

ドーパントを含む第一の半導体チャージ１２０から溶融半導体１０３のバスを形成する段階と、溶融半導体１０３の凝固段階とを含み、更に、ドーパントを含む補充半導体チャージ１２０を溶融半導体１０３のバスに添加する一つ以上の段階を、凝固中に実施することを含む。例文帳に追加

The method for semiconductor solidification includes steps for: forming a bath of molten semiconductor 103 from a first charge 120 of semiconductor which includes dopants; and solidifying the molten semiconductor 103, and in addition includes, during solidification, the implementation of one or more steps for the addition of supplementary charges 120 of semiconductor, which also contains dopants, to the bath of molten semiconductor 103. - 特許庁

低解像度モード時において、データバスラッチ４２は、ｍ個のデータの一部を間引いて、ｉ（ｍ＞ｉ＞１）個の階調データをデータバスに出力する。例文帳に追加

In a low resolution mode, a data bus latch 42 thins out a part of m pieces of data, and outputs i (m>i>1) pieces of gradation data to a data bus. - 特許庁

玄関（ＰＯＲＣＨ）及び水廻り（トイレ（Ｗ．Ｃ．）、ユーティリティ（ＵＴＩＬＩＴＹ）、バスルーム（ＢＡＴＨ ＲＯＯＭ））が順次隣接して一の辺部（１０ａ）に配置され、この一の辺部（１０ａ）に対しその略中央で略垂直に交差する一の軸線（ａ−ａ）上に各階を行き来する階段（Ｋ）が配置された複数階構造の木造建物（１０）である。例文帳に追加

In this wooden building 10 of multi-floor structure, a porch, a water use section (a toilet room, a utility and a bath room) are sequentially disposed adjacent to each other on one side part 10a, and a staircase K communicating the floors with each other is disposed on one axis (a-a) intersecting substantially vertically the substantial central part of one side part 10a. - 特許庁

一方の金型２３に設けた外側階段状保持部３１と、他方の金型２５に設けた内側階段状保持部３３とで、共通，Ｕ，Ｖ及びＷの各相のバスリング９Ｃ，９Ｕ，９Ｖ，９Ｗ相互を軸方向に沿って離間させた状態で位置決め保持して電気的絶縁を図る。例文帳に追加

Bus rings 9C, 9U, 9V, and 9W of common, and U, V, W phases are positioned while being separated from each other along the axial direction by means of an outside step-like holding portion 31 provided in one die 23, and an inside step-like holding portion 33 provided in the other die 25, and then they are held in place and insulated electrically. - 特許庁

物理的に離れたプロセッサの間の通信の待ち時間を減らし、バス帯域幅消費を減らし、プロセッサおよび階層メモリ・システムの間の一般データ転送のためにバス帯域幅を解放する、改善されたデータ処理システム・アーキテクチャを提供すること。例文帳に追加

To provide an improved data processing system architecture reducing waiting time of communication between physically separating processors, reducing bus bandwidth consumption, and releasing the bus bandwidth for a general data transfer between the processor and a hierarchical memory system. - 特許庁

この発明は、階層化された隣り合うカラムのグローバルビット線で同一ビットが構成され、同一ビットを構成する一方のグローバルビット線ＧＢに接続された書き込み・読み出し回路２（０）又は他方のグローバルビットＧＢに接続された書き込み・読み出し回路２（１）をマルチプレクサ３によりＣＰＵバス又はシステムバスに選択的に接続して構成される。例文帳に追加

One bit is composed of global bit lines of adjacent columns which are made hierarchical a write/read circuit 2(0) which is connected to one global bit line GB constituting the bit or a write/read circuit 2(1) which is connected to the other global bit GB is connected to a CPU bus or system bus selectively through a multiplexer 3. - 特許庁

本発明の駆動回路は、複数の階調データを表示メモリ回路（１３）からデータバス（２１，２２）を介して順番に読み出し、複数の前記読み出された階調データを表示画素データとして一括して出力するロジック部（８）と、前記ロジック部（８）からの前記表示画素データに基づいて生成されたアナログ諧調信号で表示装置を駆動する駆動部（９）とを具備している。例文帳に追加

The driving circuit includes a logic section (8) which reads a plurality of gradation data out of a display memory circuit (13) in order through data buses (21, 22) and outputs the plurality of read gradation data together as display pixel data and a driving section (9) which drives the display device with an analog gradation signal generated based upon the display pixel data from the logic section (8). - 特許庁

ＩＥＥＥ１３９４シリアルバス５０によりデータ処理制御装置１０とディジタルスチルカメラ２０とが接続された記録再生制御システムにおいて、ディジタルスチルカメラ２０は、装着されたフラッシュメモリ３２に階層化されて記録された複数のファイルのそれぞれに対して一意の識別番号を割り当て、これらの識別番号を用いてファイルの管理を行う。例文帳に追加

In this recording and reproducing control system where a data processing controller 10 is connected to a digital still camera 20 through an IEEE 1394 serial bus 50, the digital still camera 20 assigns an unequivocal discrimination number to each of plural files, which are hierarchized and recorded in a set flash memory 32, and uses these discrimination numbers to manage the files. - 特許庁

命令フェッチサイクルと命令デコードサイクルと命令実行サイクルの３段階のステージに分かれたパイプライン処理を行うデジタルシグナルプロセッサにおいて、命令デコーダ１４で条件実行命令をデコードする際には、条件が一致することを想定してレジスタＡの値をデータバス上にのせる。例文帳に追加

Concerning a digital signal processor for performing pipeline processing divided into three stages of an instruction fetch cycle, an instruction decode cycle and an instruction execute cycle, when decoding a conditional executing instruction through an instruction decoder 14, the value of a register A is put on a data bus while estimating the matching of conditions. - 特許庁