命令・法の英語

レジスタ・ファイルに対する遷移命令の方法と装置を提案する。例文帳に追加

To propose a method and a device for a transition instruction to a register file. - 特許庁

命令ブロック・シーケンサ・ロジックを有するマルチ実行ユニットによる命令実行のための回路構成、集積回路デバイス、プログラム、及び方法例文帳に追加

CIRCUIT CONFIGURATION FOR PERFORMING INSTRUCTION BY MULTI-PERFORMANCE UNIT WITH INSTRUCTION BLOCKING SEQUENCER LOGIC, INTEGRATED CIRCUIT DEVICE, PROGRAM, AND METHOD - 特許庁

単一のレジスタ・ファイルを使用して浮動小数点命令およびパック・データ命令を実行する方法および装置例文帳に追加

METHOD AND APPARATUS FOR PERFORMING FLOATING POINT AND PACKED DATA INSTRUCTIONS USING SINGLE REGISTER FILE - 特許庁

第１ビット・アーキテクチャの命令を第２ビット・アーキテクチャの命令に変換する方法、システム、プログラムおよびデータ構造例文帳に追加

METHOD, SYSTEM, PROGRAM AND DATA STRUCTURE FOR CONVERTING INSTRUCTION OF FIRST BIT ARCHITECTURE INTO INSTRUCTION OF SECOND BIT ARCHITECTURE - 特許庁

複数命令長実行方法は、複数命令長をビッグエンディアンとリトルエンディアンの２つのモードでサポートする命令実行方法において、命令記憶領域にこれら２つのエンディアンのモードに関わらず、連続する短命令を常に領域の長命令に合わせた、先・後の組として格納し、かつ読み出し順序をこの先・後の順に実行するようにした。例文帳に追加

In multi-instruction length executing method for supporting multi-instruction length in two modes, that is, a big endian mode and a little endian mode, continuous short instructions are always stored in an instruction storage area as a pair of former and later instructions according to the log instructions in the area regardless of the two endian modes, and the order of reading is executed as the order of former and later instructions. - 特許庁

伝搬テスト命令、減衰テスト命令、およびサイクル・テスト命令を従来型ＪＴＡＧ境界スキャン・セルを含む回路の相互接続回路テスト方法に追加する。例文帳に追加

A Propagation Test instruction, a Decay Test instruction and a Cycle Test instruction are added to the interconnect circuit test method of a circuit including a conventional JTAG boundary scan cell. - 特許庁

取り込まれたグラフィクス・ハードウェア命令を使用したグラフィクス・レンダリングの方法およびシステム例文帳に追加

GRAPHICS RENDERING METHOD AND SYSTEM USING FETCHED GRAPHICS HARDWARE INSTRUCTION - 特許庁

アウト・オブ・オーダプロセッサで投機的にロック命令を実行する方法及び装置の提供。例文帳に追加

To provide a method and apparatus for executing lock instructions speculatively in an out-of-order processor. - 特許庁