積付け検査の英語

検査時に、プローブが押し付けられ接触圧により生じる変形や反りを低減して検査信頼性を向上させるとともに、検査対象の半導体集積回路の電極の狭ピッチ化に対応したプローブカード用基板を提供すること。例文帳に追加

To provide a substrate for a probe card capable of reducing a deformation and a warpage generated by contact pressure resulting from pressing with a probe when inspected, to enhance inspection reliability, and capable of coping with formation of a narrow pitch for electrodes in a semiconductor integrated circuit of an inspection object. - 特許庁

製造・検査サーバー１００は入力された不具合データとその不具合の発生工程とを結び付ける処理を行い、解析サーバー１２０は製造・検査サーバー１００の各種品質情報を蓄積する。例文帳に追加

The manufacture and inspection server 100 carries out a process to connect the input nonconformity data and its nonconformity causing process to each other, and the analysis server 120 accumulates the various quality information of the manufacture and inspection server 100. - 特許庁

この選択ルールには、検査対象のはんだ付け部位をはんだ印刷検査機１０が計測したときに求めたクリームはんだの体積によっていずれの判定基準値を選択するかが定義されている。例文帳に追加

The selection rule has a definition as to which determination criterion value is selected depending on the volume of the cream solder obtained when the solder printing inspection machine 10 inspected a soldered portion to be inspected. - 特許庁

次に個々のハンダボールに対してマスタ画像と被検査画像とを結び付けし、マスタ画像のハンダボール面積に対して被検査画像のハンダボール面積が許容判定値を満たさなかったときにハンダ過多、過少であると判定する。例文帳に追加

The master image and the inspected image are related with respect to individual soldering ball, and the presence of excessive soldering or too little soldering is determined when a soldering ball area of the inspected image to a soldering area of the master image does not satisfy an allowable determination value. - 特許庁

本発明の半導体集積回路の工程では、配線のみの工程を施したウェハーにバンプを生成し、複数の半導体集積回路の検査済み良品ベアチップをフェースダウンで貼り付けることにより、所望の機能を実現し、ウェハー検査工程が可能となる。例文帳に追加

In the step of manufacturing the semiconductor integrated circuit included in the method of manufacturing a semiconductor integrated circuit device, a desired function is realized to make wafer inspections possible by forming bumps on a wafer on which only wiring is formed and face-down sticking the inspected non-defective bare chips of a plurality of semiconductor integrated circuits to the bumps. - 特許庁

外付けＲＯＭを必要とする半導体集積回路の検査において半導体集積回路をＬＳＩテスタまたは外付けＲＯＭに切り替えて接続するためのリレーの使用を不要にし、かつ半導体集積回路と外付けＲＯＭ間の接続においてタイミング問題の発生を防ぐ。例文帳に追加

To eliminate use of a relay for connecting semiconductor integrated circuit by switching it to an LSI tester or an external ROM, in inspection of the semiconductor integrated circuit requiring the external ROM, and to prevent a timing problem from being generated in the connection between the semiconductor integrated circuit and the ROM. - 特許庁

さらに、各記録データをネットワーク回線にて一括管理したり、検査日付と関連付けしたデータベースを構築すると共に、定期的に繰り返し検査を行ったデータを蓄積して、クラックの経年変化状況を把握及び推測する。例文帳に追加

Furthermore, each recorded datum is collectively managed by a network line, a database related to an inspection date is constructed, the data periodically performing repeated inspection are accumulated, and the secular change state of the crack is grasped and estimated. - 特許庁

複数のシート状物品を積層して構成される集積体１０の周囲にバンドフィルム３２を巻き付けると共に、そのバンドの両端をシールしてバンド掛けされたシート群の検査装置である。例文帳に追加

Disclosed is an inspection apparatus for a sheet group in which a band film 32 is wound around a cumulated body 10 constituted of a plurality of sheet-like articles which are laminated while both ends of the band are sealed for banding the cumulated body. - 特許庁