線形ゲートの英語

櫛状パターンのゲート電極のＦＥＴ（第１ＦＥＴ）は線形性に優れ、曲折パターンのゲート電極のＦＥＴ（第２ＦＥＴ）は高調波歪み特性に優れている。例文帳に追加

The FET (first FET) of the comb-like pattern gate electrode is excellent in linearity, and the FET (second FET) of the bent pattern gate electrode is in harmonic distortion characteristics. - 特許庁

ＳＲＡＭのゲート配線形成にあたって、ゲート形状を複雑に変形させることなく転写及び加工マージンを確保する半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor storage which ensures a transfer and process margin without deforming a gate shape intricately when forming gate wiring of SRAM. - 特許庁

次に、ストレスゲート電圧Ｖgstress を印加しながら、Ｖgstress よりも小さい測定ゲート電圧Ｖｇを間欠的に印加し、線形ドレイン電流Ｉdlin２及び飽和ドレイン電流Ｉdsat２を測定する。例文帳に追加

Then while a stress gate voltage Vgstress is applied, a measurement gate voltage Vg smaller than the Vgstress is intermittently applied, and a linear drain current Idlin2 and a saturation drain current Idsat2 are measured. - 特許庁

ゲート電極形成部ＧＴＡとゲート配線形成部ＧＬＡのインク膜の膜厚は、それぞれの部分におけるインクの滴下量で制御し、焼成後側液晶表示パネルに得られる両者の膜厚を同等にする。例文帳に追加

Film thicknesses of ink films on the gate electrode formation part GTA and the gate line formation part GLA are controlled by adjusting a dropping amount of the ink on each area, and the film thicknesses of both parts obtained on the liquid crystal display panel after baking are adjusted to be equal with each other. - 特許庁

半導体記憶装置、特に、ＳＲＡＭのゲート配線形成にあたって、ゲート形状を複雑に変形させることなく転写及び加工マージンを確保する。例文帳に追加

To keep a transfer and a working margin reliably without complicatedly deforming the shape of a gate in the course of forming a gate wiring of a semiconductor memory device, particularly an SRAM. - 特許庁

したがって、フローティングゲートの残りの部分及びコントロールゲートのパターンニングをする際、ソース線形成領域８８が過度にエッチングされ、凹部が形成されるということがなくなる。例文帳に追加

At patterning the remaining part of the floating gate and the control gate, a recessed part prevented from being formed due to the excessive etching of the source line formation region 88 is eliminated. - 特許庁

バランス抵抗器の接続されたゲート間伝導領域を有するマルチゲート半導体デバイスにおいて、スイッチ素子として使用した際の低挿入損失と素子サイズを抑えつつ、オフ時の非線形性を改善する。例文帳に追加

To improve the non-linearity in the off state while keeping the insertion loss low in the case of being used as a switch element and suppressing an element size, in a multi-gate semiconductor device having an inter-gate conductive area to which a balance resistor is connected. - 特許庁

ゲート電極の分割形成に伴う素子分離膜上の不要なサイドウオール膜を小さくすることで、メタル配線形成時の障害を取り除く。例文帳に追加

To remove obstacle during metallic wiring formation by reducing an unnecessary sidewall film on an isolation film generated by division formation of a gate electrode. - 特許庁