1アドレス命令の英語

仮想計算機から仮想計算機モニタ１に複数の実ＣＰＵの制御権が戻る場合に、仮想計算機が最後に実行した命令の命令アドレスに基づいて定まる範囲の命令アドレスの命令が取得される。例文帳に追加

When the control right of a plurality of real CPUs is returned to the virtual machine monitor 1 from the virtual machine, the instruction of an instruction address in a range determined based on the instruction address of the instruction executed last by the virtual machine is obtained. - 特許庁

命令解析手段１が、プログラムカウンタの値を擬似レジスタ格納手段５から読み出し、読み出した値を命令アドレスとして、擬似命令キャッシュ格納手段３から命令コードを読み出す。例文帳に追加

An instruction analyzing means 1 reads the value of program counter from a pseudo register storing means 5, and reads an instruction code from a pseudo instruction cache storing means 3 by suing the read value as an instruction address. - 特許庁

ロード命令が発行されると先ずストアバッファ１において、ロード命令の対象アドレスが格納されているか否かが判定される。例文帳に追加

When a load instruction is issued, whether or not an object address of the load instruction is stored is first judged in a store buffer 1. - 特許庁

アドレスポインタ1-1には、前記命令がデータメモリ1-6上の連続する一部のデータ格納領域に連続してアクセスする場合の初期アドレスが設定される。例文帳に追加

In an address pointer 1-1, an initial address for successive access to some successive data storage area on a data memory 1-6 is set. - 特許庁

ベクトル処理装置に具備する追い越し制御回路１は、入力命令として第１命令を格納する第１格納部６１と、第２命令を格納する第２格納部６１と、第３命令であるベクトルロード命令を格納するベクトルロード命令格納部２２と、アドレス領域格納部５５、５６とを具備する。例文帳に追加

The passing control circuit 1 provided in the vector processor is provided with a first storage part 61 which stores a first instruction as an input instruction, a second storage part 61 which stores a second instruction and a vector load instruction storage part 22 which stores a vector load instruction which is a third instruction and address area storage parts 55, 56. - 特許庁

マイクロプロセッサ１００は、命令を格納するメモリ３と、フェッチした命令をパイプライン処理するＣＰＵ１と、ＣＰＵ１からの要求アドレスおよびそれに後続する複数のアドレスの命令をメモリ３から先読みして格納するプリフェッチバッファ２とを備える。例文帳に追加

The microprocessor 100 includes a memory 3 having instructions stored therein, a CPU 1 for performing pipeline processing of fetched instructions, and a prefetch buffer 2 which reads ahead instructions in a request address from the CPU 1 and a plurality of following addresses from the memory and stores them therein. - 特許庁

命令実行制御装置１１１は、アドレス変換動作を必要とする命令（例えばＬＲＡ命令）の実行時、フラグ１１４が０であれば、本来具備しているアドレス変換装置１１２を起動するが、フラグ１１４が１であれば、アドレス変換ルーチン１０３を起動する。例文帳に追加

At the time of executing an instruction (LRA instruction, for instance) requiring the address conversion operation, an instruction execution controller 111 activates an originally provided address converter 112 when the flag 114 is 0 and activates the address conversion routine 103 when the flag 114 is 1. - 特許庁

プリフェッチバッファ２は命令キャッシュ３でミスヒットした場合にＣＰＵコア６からの要求アドレスに対応する命令データを外部メモリ１から読み出して格納すると共に要求アドレスに対応した命令をＣＰＵコア６へ出力する。例文帳に追加

If a mishit occurs in the instruction cache 3, a pre-fetch buffer 2 reads from an external memory 1 and stores instruction data corresponding to an address requested from the CPU core 6, as well as outputs to the CPU core 6 the instruction corresponding to the requested address. - 特許庁