critical pathsとは 意味・読み方・使い方

Then, a difference calculation part 506 calculates a difference between the statistical delay value of the critical path and the statistical delay value of all the paths based on the probability density distribution of the critical path and the probability density distribution of all the paths.例文帳に追加

そして、差分算出部５０６により、クリティカルパスの確率密度分布と全パスの確率密度分布とに基づいて、クリティカルパスの統計的遅延値と全パスの統計的遅延値との差分を算出する。 - 特許庁

Then, a mean delay distribution calculation part 503 calculates the mean delay distribution of the other paths other than the critical path among all paths in the analysis object circuit 300 based on the mean delay value of each critical path.例文帳に追加

そして、平均遅延分布算出部５０３により、各クリティカルパスの平均遅延値に基づいて、解析対象回路３００内の全パスのうちクリティカルパスを除く他のパスの平均遅延分布を算出する。 - 特許庁

The gate is then converted to a tapered gate and is given paths going through the bottom gate input(s) that are not timing critical.例文帳に追加

ゲートは次にテーパ付きゲートに変換され、タイミング・クリティカルでない底部ゲート入力を通る経路を与えられる。 - 特許庁

The FCL consists of a plurality of constrictions (2) with a reduced critical current separated by connecting paths (3).例文帳に追加

ＦＣＬは、接続経路（３）によって分離されている臨界電流を減少させた複数のコンストリクション（２）からなる。 - 特許庁

Constraints on cell size optimization are that cells on the critical paths should not be sized down and that when a cell which is not on any critical paths is sized down, the delay in the path including the cell should not exceed the upper limit path delay.例文帳に追加

クリティカルパス上に含まれるセルのセルサイズを小さくしないこと、およびクリティカルパス上に含まれないセルのセルサイズを小さくする場合には当該セルを含むパスの遅延が上限パスディレイを超えないことをセルサイズ最適化の制約条件とする。 - 特許庁

Print head assemblies can be designed and configured to achieve ink flow paths having Niyama numbers that are greater than a critical Niyama value.例文帳に追加

プリントヘッドアッセンブリは、臨界ニヤマ値より大きいニヤマ数値を有するインク流路を達成するように設計されかつ構成される。 - 特許庁

To propose a method for optimizing time performance without needing specific identification or modification of network critical paths of cells.例文帳に追加

セルのネットワークのクリティカルパスの特定の識別又は変更を必要とすることなく時間性能の最適化方法を提案する。 - 特許庁

This program makes a computer execute: a procedure 1 for receiving the input of a logical description to an integrated circuit and a plurality of paths to be evaluated from a memory; a procedure 2 for obtaining the path evaluation value indicating the delay of the paths from the respective input paths; and a procedure 3 for estimating paths with the large evaluation value to be the critical paths.例文帳に追加

本発明のプログラムは、集積回路に対する論理記述と、評価の対象としての複数のパスとの入力をメモリから受け取る手順と、入力された各パスに対してパスの遅延を表すパス評価値を求める手順と、評価値の大きいパスをクリティカルパスとして推定する手順とを計算機に実行させる。 - 特許庁