l1 cacheとは 意味・読み方・使い方

When it is decided that there is a free space for two or more entries in the L1 cache memory, the instruction controller 10 outputs an instruction prefetch request to the L1 cache memory in an address boundary corresponding to line size of an L1 cache line.例文帳に追加

そして、命令制御装置は、Ｌ１キャッシュメモリ内に少なくとも２エントリ以上の空きがあると判定された場合に、Ｌ１キャッシュラインのラインサイズに従ったアドレス境界で命令プリフェッチ要求をＬ１キャッシュメモリに出力する。 - 特許庁

To provide methods and apparatus for controlling a cache memory which may include an L1 cache memory, an L2 cache memory and/or further lower level cache memories.例文帳に追加

Ｌ１キャッシュメモリ、Ｌ２キャッシュメモリおよび／またはより下位のレベルキャッシュメモリを備え得るキャッシュメモリを制御するための方法ならびに装置を提供する。 - 特許庁

The gateway is built around an Integrated Gateway Processor (IGP) which is a 486DX4 core running at 100MHz, with 8KB L1 cache.発音を聞く 例文帳に追加

このゲートウェイは統合ゲートウェイプロセッサ（IGP）に基づいて作られる。そのIGPは100MHzで走る486DX4で8KBのL1キャッシュを持つものである。 - コンピューター用語辞典

When the lower level cache receives a cache operation (i.e., a store operation or a snooped kill) requiring invalidation of a program instruction in the L1 instruction cache, the L2 cache sends an invalidation transaction (e.g. icbi) to the instruction cache.例文帳に追加

下位レベル・キャッシュが、Ｌ１命令キャッシュの中のプログラム命令の無効化を要求するキャッシュ操作（即ち、記憶操作又はスヌープされたキル）を受け取ったとき、Ｌ２キャッシュは無効化トランザクション（例えば、ｉｃｂｉ）を命令キャッシュへ送る。 - 特許庁

To allow an upper level (L1) cache to maintain coherency in a cache hierarchy of a processing unit of a computer system including a split instruction/ data cache.例文帳に追加

上位レベル（Ｌ１）キャッシュが命令／データ分割キャッシュを含むコンピュータ・システムの処理ユニットのキャッシュ階層で首尾一貫性を維持する。 - 特許庁

A microprocessor and a control method employ an L1 cache 12 directly accessible to the CPU 11, the L2 cache 13 searchable for data required by the CPU 11 that is not present in the L1 cache 12, and a flag 14 representing whether there is initial data in the L2 cache 13.例文帳に追加

本発明のマイクロプロセッサおよびその制御方法は、ＣＰＵ１１から直接アクセスされるＬ１キャッシュ１２と、Ｌ１キャッシュ１２にＣＰＵ１１が必要とするデータが存在しない場合に、当該データが検索されるＬ２キャッシュ１３と、Ｌ２キャッシュ１３における初期データの有無を示すフラグ１４を有する。 - 特許庁

A multiprocessor system is equipped with two or more individual processors, and each processor is provided with a related L1 cache.例文帳に追加

マルチプロセッサ・システムは複数の個別のプロセッサを備え、各プロセッサは関連するＬ１キャッシュを備える。 - 特許庁

To provide a method that selectively prefetches a line M+1 from an L2 cache or a main memory to an L1 instruction cache when executing a line M.例文帳に追加

ラインＭの実行時にラインＭ＋１をＬ２キャッシュ又はメイン・メモリからＬ１命令キャッシュに選択的にプリフェッチする方法を提供する。 - 特許庁