single-cpu systemとは 意味・読み方・使い方

To miniaturize a system by reducing the number of ROM and RAM by enabling plural CPU to read a program from a single ROM and to operate a single RAM as a work RAM.例文帳に追加

複数のＣＰＵが、単一のＲＯＭからプログラムを読み込み、単一のＲＡＭをワークＲＡＭとして動作できるようにすることにより、ＲＯＭ、ＲＡＭの個数を削減し、システムを小型化する。 - 特許庁

Single commands, "Affine", Pproj" and "View", can be combined and executed as one command "APV", so that the processing load of a CPU 5 for issuing a command and the overhead of the system are reduced.例文帳に追加

単独のコマンド「Ａｆｆｉｎｅ」，「Ｐｐｒｏｊ」及び「Ｖｉｅｗ」を組み合わせて１つのコマンド「ＡＰＶ」として実行可能なため、コマンドを発行するＣＰＵ５の処理負荷およびシステムのオーバーヘッドが軽くなる。 - 特許庁

To downsize a digital protective relay for an electric power system and remarkably reduce costs in both hardware and software by enabling a single CPU circuit (a calculation processing section) to exert a function equal to that of a conventional doubled CPU circuit (to perform malfunction preventing measures) and secure equivalent reliability.例文帳に追加

単一のＣＰＵ回路（演算処理部）で従来のＣＰＵ回路の二重化と同等の機能を発揮し（誤動作防止対策を行い）、同等の信頼度を確保し、電力系統用ディジタル形保護リレーをハードウェア・ソフトウェア両面から大幅にコストダウンおよび小型化する。 - 特許庁

The system comprises: a scanner 13; a table T1 that shows a selection history of a plurality of character strings; an operation part 11; and a frame memory M that stores only a single image, and has a display part 12 that displays an image stored in the frame memory M, and a CPU 17.例文帳に追加

スキャナ１３と、複数の文字列の選択履歴を示すテーブルＴ１と、操作部１１と、画面を１枚だけ記憶するフレームメモリＭを備え、フレームメモリＭに記憶されている画面を表示する表示部１２と、ＣＰＵ１７とを有する。 - 特許庁

When a transmission request of a frame is received from the receiver side, a system control CPU 11 controls the transmission of a single frame which is lastly stored among the low-resolution motion images stored in the buffer memory 16 to the receiver side via a network 2.例文帳に追加

システム制御ＣＰＵ１１は、受信側からフレームの送信要求が受信された場合、ネットワーク２を介した、バッファメモリ１６に記憶されている解像度の低い動画像のうちの、最後に記憶された１つのフレームの受信側への送信を制御する。 - 特許庁

The wireless communication terminal is provided with a reception section 100 of a single superheterodyne structure, an analog/digital converter section 113 that quantizes IQ signals outputted from the reception system 100 into 16-bit data, a root Nyquist filter 115, a logic circuit section 119, a DSP(digital signal processor) 121, and a CPU 123.例文帳に追加

シングルスーパーヘテロダイン構造の受信系１００、受信系１００から出力されたＩＱ信号を１６ビットに量子化するＡ／Ｄ変換部１１３、ルートナイキストフィルタ１１５、論理回路部１１９、ＤＳＰ１２１およびＣＰＵ１２３を備えている。 - 特許庁

This system is equipped with the nonvolatile memory 108 as the single body in which an A/D converter and D/A converter 101, a DSP 102, a CPU 109, and high-speed writable volatile memories SRAMs 106 and 107 are incorporated, and the SRAM 107 and a Flash memory 105 have independent buses.例文帳に追加

Ａ／Ｄ変換器とＤ／Ａ変換器１０１、ＤＳＰ１０２、ＣＰＵ１０９、および高速書き込み可能な揮発性メモリＳＲＡＭ１０６、１０７を内蔵した単体の不揮発性メモリ１０８を備え、ＳＲＡＭ１０７とＦｌａｓｈメモリ１０５に各々独立したバスを有する。 - 特許庁

An extension PDM system 10 is provided with a hard disk 205, which stores drawing data for describing a plurality of components on a single drawing and component item information associated with the drawing data, and a CPU 201 performing design change processing on the component item information (component information, component configuration information) about a design change target component.例文帳に追加

拡張ＰＤＭシステム１０は、複数の部品を一枚の図面に記述するための図面データ、及び該図面データに関連した部品品目情報を記憶するハードディスク２０５と、設変対象の部品に関する部品品目情報（部品情報，部品構成情報）に対して設変処理を行うＣＰＵ２０１を備える。 - 特許庁