sync referenceとは 意味・読み方・使い方

The SYNC device 101 in the video synthesizer 1020 transmits synchronous information (reference signal information) 2071 to each of the source devices 102, 103 and each source device generates timing reference signals 208b1, 208b2 for each of the data output sections 1011, 1012 on the basis of the synchronous information.例文帳に追加

上記データ伝送システムにおいて、映像合成装置１０２０における同期情報（基準信号情報）２０７ａをシンク装置１０１から上記各ソース装置１０２，１０３に送信し、各ソース装置にて、該同期情報に基づいて、各データ出力部１０１１，１０１２におけるタイミング基準信号２０８ｂ１，２０８ｂ２を生成する。 - 特許庁

When the direction of positional deviation of each of other colors against positional deviation (fluctuation) of a reference color is the same, page sync setting data to regulate starting time of writing image of the colors with quantity of color positional deviation >3/4 dot against the reference color is corrected by unit of one main scan for the colors (steps 240, 242).例文帳に追加

基準色のずれ（変動）に対する他の各色のずれの方向が同一の方向の場合は、基準色に対する色ずれ量が３／４ｄｏｔよりも大きい色について、当該色の画像書込み開始時期を規定するページシンク設定データを１主走査単位で補正する（ステップ２４０、２４２）。 - 特許庁

The interchangeable lens 100 is provided with an optical system that generates an optical image of a subject, a first communication portion 106, and a lens controller 105 that drives and controls the optical system in sync with a reference signal received via the first communication part 106.例文帳に追加

交換レンズ１００は、被写体の光学画像を生成する光学系と、第一の通信部１０６と、第一の通信部１０６を介して受信した基準信号に同期して光学系を駆動制御するレンズ制御部１０５とを備える。 - 特許庁

Said method comprises following steps for: generating centrally a reference clock (RCLK); synthesizing said digital clocks (PCLK) from said reference clock (RCLK) using a clock multiplier, respectively; resetting said clock multiplier in response to said synchronizing signal (SYNC); and masking an output signal (VCLK) of said clock multiplier during setting time of said clock multiplier.例文帳に追加

方法は、基準クロック（ＲＣＬＫ）を中央で生成するステップと、基準クロック（ＲＣＬＫ）からデジタルクロック（ＰＣＬＫ）を、クロック乗算手段を用いて合成するステップと、クロック乗算手段を同期信号（ＳＹＮＣ）に応答してリセットするステップと、クロック乗算手段の出力信号（ＶＣＬＫ）をクロック乗算手段の整定時間中、マスキングするステップと、を含む。 - 特許庁

As a strobe signal 183a on reading, either a strobe signal 182a which is in sync with the rising edge or falling edge of the reference clock (the data strobe signal DQS) or a strobe signal 114b of which the occurrence time is determined by a user can be selected by a selector 183.例文帳に追加

読み取りの際のストローブ信号１８３ａとして、基準クロック（データストローブ信号ＤＱＳ）の立上り又は立下りに同期したストローブ信号１８２ａ、またはユーザーが発生時刻を定めたストローブ信号１１４ｂのいずれかをセレクタ１８３により選択できる構成としている。 - 特許庁

To provide a technology which eliminates the need for altering the value of a set register in a display control section even if a reference clock for image display such as a dot clock is altered in a semiconductor integrated circuit device having a display control section generating a sync signal for image display.例文帳に追加

画像表示用同期信号を生成する表示制御部を有する半導体集積回路装置において、ドットクロック等の画像表示用基準クロックが変更になっても、表示制御部の設定レジスタの値を変更する必要がなくなる技術を提供する。 - 特許庁

Various image processing clocks PCLK1 can be generated from same reference clock by providing means 12 for resetting a first frequency division circuit 8 with a reset pulse 1 synchronized with a sync signal and the output VCLK from a PLL circuit 3 and generating a first image processing clock PCLK1 thereby setting the frequency division ratio N of a variable frequency division circuit 4 basically from a serial data.例文帳に追加

同期信号とＰＬＬ回路３の出力ＶＣＬＫとに同期したリセットパルス１で第１の分周回路８をリセットし、第１の画像処理クロックＰＣＬＫ１を生成する画像処理クロック生成手段１２を備えることで、基本的にシリアルデータから可変分周回路４の分周比Ｎを設定すれば、同一の基準クロックから様々な画像処理クロックＰＣＬＫ１を生成できる。 - 特許庁