tested latencyとは 意味・読み方・使い方

To delay a test signal according to the latency of a tested device.例文帳に追加

被試験デバイスのレイテンシに応じて、試験信号を遅延させる。 - 特許庁

To remove an effect of clock latency non-deterministically generated when an output signal of an integrated electronic circuit is tested.例文帳に追加

集積電子回路の出力信号をテストする際の、不確定的に（non-deterministic）発生するクロックレイテンシ（latency）の影響を除去すること。 - 特許庁

At self diagnostic test, the memory macro 1 can be tested with an internal clock signal iCLK and a second latency value information L1 optimal to the memory macro.例文帳に追加

また自己診断試験時にはメモリマクロに最適な内部クロック信号ｉＣＬＫや第２レイテンシ値情報Ｌ１でメモリマクロ１の試験を実行することができる。 - 特許庁

To provide an IC test device which can easily analyze defect by correcting the number of output stages by adjusting to latency setting for every pin of memories to be tested, and its control method and a storage medium.例文帳に追加

本発明の課題は、被試験メモリの各ピン毎のレイテンシ設定に合わせて出力段数を補正することにより、不良解析の容易なＩＣ試験装置、その制御方法、及び記憶媒体を提供することである。 - 特許庁