upper layer metal semiconductorとは 意味・読み方・使い方

In the CMOS semiconductor element where a gate electrode of two-layer structure consisting of a lower layer metal layer and an upper layer metal layer of different nitrogen content is formed in the NMOS region and the PMOS region on a semiconductor substrate through a gate insulating film, the lower layer metal layer is made shorter than the upper layer metal layer in the gate length direction.例文帳に追加

半導体基板上のＮＭＯＳ領域とＰＭＯＳ領域にゲート絶縁膜を介してそれぞれ窒素含有量の異なる下層金属層とその上に積層された上層金属層から成る２層構成のゲート電極が形成されたＣＭＯＳ半導体素子であって、前記下層金属層を前記上層金属層よりゲート長方向の長さを短くする。 - 特許庁

In a semiconductor device 50, a first metal wiring 52 is provided at the upper part of a semiconductor substrate 10 via an insulation layer 12.例文帳に追加

半導体装置５０は、半導体基板１０の上部に絶縁層１２を介して第１金属配線５２が設けてある。 - 特許庁

To relate to a method for forming a stack of layers including a lower metal layer, an intermediate dielectric layer, and an upper metal layer on a semiconductor substrate, in particular, to provide a method for forming a metal-insulator-metal capacitor structure.例文帳に追加

下部金属層、中間誘電体層、および上部金属層を含む層のスタックを、半導体基板上に形成する方法に関し、特に、金属−絶縁体−金属キャパシタ構造の形成方法を提供する。 - 特許庁

The semiconductor device further comprises a heat sink metal layer 15 directly formed on an upper surface 5a of the layer 5 corresponding to the chip 2.例文帳に追加

半導体チップ２に対応して封止樹脂層５の上面５ａに放熱用金属層１５を直接形成してなる。 - 特許庁

The plate metal is made to grow on the whole surface of the wafer of the semiconductor substrate through the upper power feeding layer when the plated metal grows and joins the upper power feeding layer (metallic layer 7).例文帳に追加

さらに、上記メッキ金属が成長し上層の給電層（金属層７）に接続すると、メッキ金属の成長は上層の給電層を通して半導体基板のウェーハ上全面に拡がるようにする。 - 特許庁

A ring-shape resist height position regulating part 27 is formed in the circumferential part of the upper surface of a substrate metal layer 8 which is formed on the whole surface of a semiconductor wafer 21, and the upper metal layers 9 for wiring are formed on the upper surface of the substrate metal layer.例文帳に追加

半導体ウエハ２１上の全面に形成された下地金属層８の上面周辺部にリング状のレジスト高さ位置規制部２７が形成され、下地金属層の上面には配線用上部金属層９が形成されている。 - 特許庁

To provide a method of manufacturing a semiconductor element, with which changes in the contact resistance value between the upper metal layer and the lower metal layer can be minimized, by preventing etching of the lower metal layer, when forming a contact hole.例文帳に追加

コンタクトホール形成の際に下部金属層のエッチングを防止し、上部金属層と下部金属層間の接触抵抗値の変化を最小化する事が可能な半導体素子の製造方法を提供する。 - 特許庁

A source electrode 6, a drain electrode 7 and a semiconductor active layer 8 are formed by etching the second metal films 16a and 16b of the semiconductor active layer, the ohmic contact film 4b, and one part of the upper layer of the semiconductor active film 4a.例文帳に追加

半導体活性部の第２の金属膜１６a、１６b及びオーミックコンタクト膜４bと半導体能動膜４aの上層の一部をエッチングしソース電極６、ドレイン電極７、半導体活性層部８を形成する。 - 特許庁