「"個別配線"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

個別配線６８は、圧電素子５４の上部からその側壁５４Ｂを経て振動板５２を被覆する樹脂膜６２上に配線されている。例文帳に追加

Discrete wiring 68 is provided on a resin film 62 covering a vibrating plate 52 from the upper portion of the piezoelectric element 54 through a side wall 54B. - 特許庁

また、共通電極9を、共通配線１２、個別配線１５、引出し配線１６，１８、及び電極パッド１７，１９と同じ片側に配置する。例文帳に追加

The common electrode 9 is disposed at the same one side as a common wiring 12, individual wirings 15, leading wirings 16, 18 and electrode pads 17, 19. - 特許庁

表面４２Ａに配線された個別配線４４及びＧＮＤ表配線４６Ａは、樹脂保護膜４７で被覆保護されている。例文帳に追加

An individual wiring 44 and the GND front wiring 46A wired on the surface 42A are covered and protected with a resin protective film 47. - 特許庁

複数の温度検知素子を備えたヘッド基板において、各温度検知素子への電流供給は個別配線と個別パッドにより行う。例文帳に追加

The head substrate includes the plurality of temperature-detecting elements and supplies electric currents to respective temperature-detecting elements through discrete wiring and discrete pad. - 特許庁

個別配線１５は、当該個別配線の延在する方向と直交する断面が四角形状であり、前記個別電極配線における前記電気熱変換体と対向する上面、および該上面と繋がった両側面が、１気圧のもとにおける融点が摂氏１５００度以上である金属で覆う。例文帳に追加

Regarding the individual wires 15, the cross-section perpendicular to the extending direction of the individual wire is rectangular, and the top surface facing the electrothermal converter, of the individual electrode wire, and the both side surfaces continued from the top surface of the individual electrode wire are covered with the metal whose melting point at 1 atm. is ≥1500°C. - 特許庁

個別配線６８−１が長手方向Ｌにおいても短手方向Ｄにおいても、最も長い配線とされ、中央ラインＭから遠くなる圧電素子５４と接続される個別配線６８ほど、長手方向Ｌ、短手方向Ｄの両方向における配線長が短い配線とされている。例文帳に追加

In the piezoelectric element substrate, a discrete wire 68-1 is set to the longest wire a longitudinal direction L and in a lateral direction D, and discrete wires 68 connected to the piezoelectric elements 54 that are located farther from a central line M are made shorter in wire length in both the longitudinal direction L and the lateral direction D. - 特許庁

検査パターンは、各層の導電パターンおよび各層の導電パターンを電気的に接続する導電体からなり、内層回路に不良を有する個別配線板に対応した検査パターンは、その導電パターンと導電体の間の抵抗値を変化させ、パターンの抵抗値により対応する個別配線板の不良の有無を示す構成を有している。例文帳に追加

The inspecting pattern corresponding to an individual wiring board with defects in an inner layer circuit has a configuration wherein a resistance value between the conductive pattern and the conductor is varied to indicate the presence of defects in the corresponding individual wiring board by the resistance value of the pattern. - 特許庁

同様の容量値を有する容量がアレイ状に形成され、共通配線と個別配線を用いて所定の容量比となるように接続された重み付け容量回路において、前記共通配線２６ｂ’と個別配線及び容量間に発生する寄生容量を前記重み付けされた容量比と同様の比になるように追加配線３０ａ〜３０ｄを設けた。例文帳に追加

The weighted capacitance circuit constituted by arraying and connecting capacitors having similar capacitance values at a specified capacitance ratio by using a common wire and individual wires is provided with additional wires 30a to 30d so that the parasitic capacitance generated between the common wire 26b' and individual wires, and capacitors have a similar capacitance ratio. - 特許庁

導通チェッカーを必要とせず、容易に内層配線回路不良の有無を個別配線毎に特定することができる多層プリント配線板の提供。例文帳に追加

To provide a multilayer printed wiring circuit wherein a failure of an internal layer wiring circuit can be easily specified for each wiring board without using a continuity checker. - 特許庁

内層配線回路不良の有無を個別配線板毎に特定することができ、且つ外層から目視することができる確認パターンを有する多層プリント配線板。例文帳に追加

In the multilayer printed wiring board, a failure of the internal layer wiring circuit can be specified for each wiring board, and a check pattern that can be visually observed from an external layer is provided. - 特許庁

共通配線部分には複数の入力端子の配線幅データのうち最大配線幅データが与えられ、個別配線部分にはそれぞれ対応する入力端子の配線幅データが与えられる。例文帳に追加

The maximum wire width data out of the wire width data of the plurality of input terminals is supplied to the common wiring portion, and the wire width data of each of the corresponding input terminals is supplied to the individual wiring portion. - 特許庁

先ず工程１〜工程４で基板２５に駆動回路２６、発熱部３１、個別配線電極３２、共通配線電極３３及び隔壁３４を形成し、更にインク供給溝２７及びインク給送孔２８を形成する。例文帳に追加

First, in the processes 1 to 4, drive circuits 26, heating parts 31, individual wiring electrodes 32, common wiring electrodes 33 and partitions 34 are formed on the substrate 25, and ink supply channel 27 and ink feed holes 28 are also formed on the substrate 25. - 特許庁

そして、圧電アクチュエータ３２の個別電極に接続される複数の個別配線５６は、接続領域５０ａから直接引き出し領域５０ｂに引き出されている。例文帳に追加

Plural discrete wiring lines 56 connected to discrete electrodes of the piezoelectric actuator 32 are drawn directly from the connection region 50a to the drawing regions 50b. - 特許庁

一方、圧電アクチュエータ３２の共通電極に接続される共通配線５７、５８は、個別配線５６よりも幅が大きく、その一部が張出領域５０ｃを経由して引き出し領域５０ｂに引き出されている。例文帳に追加

Common wiring lines 57 and 58 connected to a common electrode of the piezoelectric actuator 32 are larger in width than the discrete wiring lines 56, each having a part drawn to the drawing region 50b through the projection region 50c. - 特許庁

下層の回路形成と同時に当該個別配線板に対応した不良確認パッドを形成する第１ステップと、層間絶縁層を介して上層の回路形成を行うと同時に当該個別配線板に対応した不良確認パッドを下層に設けた不良確認パッドと千鳥足状となるように位置をずらして配置形成する第２ステップと、上層から当該層間絶縁層を透過して下層の不良確認パッドの有無を確認し、当該下層の不良確認パッドが確認できなかった場合に上層の不良確認パッドを除去する第３ステップと、当該第２ステップと第３ステップを必要層数分繰り返し行うことによって、内層の個別配線板の不良情報を外層に反映せしめて識別する第４ステップからなる個別配線板の不良特定方法。例文帳に追加

The multilayer printed wiring board with a plurality of individual wiring boards is provided with failure confirmation pads corresponding to those individual wiring boards in each layer, and the failure confirmation pads are formed so as to be arranged while their positions are shifted like a zigzag pattern in an upper layer and a lower layer. - 特許庁

また、回線切換器１への個別配線工事が不要となることにより、配線工事の手間を削減でき、工事期間の短縮化及び配線不良の削減が図れ、さらに、保守・メンテナンスの簡略化も図ることができる。例文帳に追加

Furthermore, since individual wiring work of the line switch 1 is not required, man-hours for wiring work are reduced, the construction period is decreased and occurrence of defective wiring is reduced and also the maintenance is simplified. - 特許庁

チップ基板５１上の発熱部５２、共通電極５３、個別配線電極５４、インク供給溝５５、インク供給孔５６、隔壁５７等の最上層にオリフィス板５８を積層し、この上にメタルマスク膜６３をスパッタ成膜しパターン６３−１を形成する。例文帳に追加

An orifice plate 58 is formed on the uppermost layer of a heating part 52, a common electrode 53, a discrete interconnection electrode 54, an ink supply trench 55, an ink supply hole 56, a barrier wall 57, and the like, formed on a chip substrate 51 and a metal mask film 63 is formed thereon by sputtering thus forming a pattern 63-1. - 特許庁

更に、当該経路が決定された配線データＷ１〜Ｗ２に当該配線が接続される入力端子の配線幅データを与え、共通配線部分には複数の入力端子の最大配線幅データが与えられ、個別配線部分には対応する入力端子の配線幅データが与えられる。例文帳に追加

Further, the wire width data of the input terminal whereto the wire is connected is supplied to the wiring data W1-W2 with the route determined, the maximum wire width data for the plurality of input terminals is supplied to the common wiring portion, and the wire width data of a corresponding input terminal is supplied to the individual wiring portion. - 特許庁

個別配線を延長することで共通配線の下部に配線を行い、圧力室４０の両側のインク供給路下部における配線を対称化して、両側のインク供給路の底部において同等の段差構造を設ける。例文帳に追加

In the bottom of ink supplying passages at both sides of a pressure chamber 40, stepped structures, which are equal to each other, are provided by wiring beneath a common wiring by extending individual wiring so as to symmetrize the wiring beneath the ink supplying passages at both the sides of the pressure chamber. - 特許庁

各発光素子１０１には、発光素子１０１に１対１で接続される個別配線１０２が形成されており、共通配線１０３ａ、１０３ｂは、発光素子アレイ１００上に形成された発光素子列の両側に配置されている。例文帳に追加

In each of the devices 101, discrete wirings 102 connected to the devices 101 one to one are formed; and each of common wirings 103a, 103b is arranged on either side of a light-emitting device line formed on the array 100. - 特許庁

個別配線１０２に電力を供給するための共通配線は、ビアホール２３２を中心とした一部領域に形成された拡散防止層１０４と、その上面および側面を被覆する第１の金属１０５と、更に第１の金属に積層された第２の金属１０６とから構成される。例文帳に追加

A common wiring line for supplying an electric power to an individual wiring line 102 consists of a diffusion preventing layer 104 formed to a partial region centering a via hole 232, a first metal 105 which coats its top surface and side surface, and further a second metal 106 layered on the first metal. - 特許庁

各発光素子１０１には、発光素子１０１に１対１で接続される個別配線１０２が形成されており、共通配線１０３ａ、１０３ｂは、発光素子アレイ１００上に形成された発光素子列の両側に配置されている。例文帳に追加

In each of the light-emitting devices 101, an individual interconnection 102 which is connected to the light-emitting device 101 on a one-to-one basis is formed, and common interconnections 103a, 103b are disposed on both sides of a light-emitting device string formed on the light-emitting device array 100. - 特許庁

基板２１上に発熱抵抗膜２２の発熱抵抗体２２ａ、両側の個別配線電極２３と共通電極２４、その上に絶縁膜２５、耐キャビテーション層２６、隔壁２８、オリフィス板２９を順次積層し、オリフィス３１を形成する。例文帳に追加

A heating resistor 22a of a heating resistance film 22, a discrete wiring electrode 23 and a common electrode 24 at both sides, an insulating film 25 on the electrodes, a cavitation resistant layer 26, a diaphragm 28 and an orifice plate 29 are sequentially layered on a substrate 21 to form an orifice 31. - 特許庁

この後、エッチングによりパシベーション膜２２上のドレインの配線電極Ｄｈ及びソースの配線電極Ｓｈを形成してドレイン及びソースに夫々二層構造の電極を形成し、それら電極Ｄ及び配線電極Ｄｈには電源供給線１３から配線を延長して接続し、電極Ｓ及び配線電極Ｓｈには発熱抵抗体１５の個別配線電極１６から配線を延長して接続する。例文帳に追加

The electrode D and wiring electrode Dh are connected with wiring extended from a feeder line 13 while the electrode S and wiring electrode Sh are connected with wiring extended from the individual wiring electrodes 16 of a heating element 15. - 特許庁

印字ヘッド３５″は、チップ基板２１に駆動回路の複数のドライバ２２、個別配線電極２３、発熱部２４、共通電極２５、共通インク流路を分割したサブ共通流路３６及びインク供給孔３７が形成され、これらの上に隔壁３８″が積層され更に天板３１が積層され、吐出ノズル３２が形成されることにより、構成されている。例文帳に追加

A print head 35" is constituted by forming a plurality of drivers 22 of a drive circuit, individual wiring electrodes 23, heating parts 24, a common electrode 25, sub-common channels 36 dividing a common ink channel and ink supply holes 37 in a chip substrate 21, laying a barrier wall 38" and a top plate 31 thereon and then making ejection nozzles 32. - 特許庁

設備機器におけるモータ等の設備機器に制御信号を供給する端子台２１ａａと、該端子台に制御信号を供給する制御盤１との間で個別配線１１の結線試験を行う装置において、端子台側試験者の試験のための準備作業を極力減少して作業時間の短縮を図るとともに、試験ミス撲滅による品質向上を可能とする。例文帳に追加

To reduce a working time by minimizing a preparation work for a test of a terminal board side examiner and to improve quality due to test error eradication in a device which performs a connection test of an individual wiring between a terminal board supplying a control signal to an installed device such as a motor in the installed devices and a control panel supplying a control signal to the terminal board. - 特許庁

インクジェットヘッド製造の最初の工程としてシリコン基板に駆動回路とその端子を形成し、酸化膜と配線電極を形成し、Ｔａ−Ｓｉ−ＳｉＯなどの微細抵抗（発熱素子１５）、Ｎｉなどによる電極（共通電極１２、個別配線電極１４）を形成して発熱素子１５の位置と形状を決める。例文帳に追加

As an initial manufacturing process of ink jet head, a drive circuit and the terminals thereof are formed on a silicon substrate followed by formation of an oxide film, wiring electrodes, fine resistors (heating elements 15) of Ta-Si-SiO, for example, and electrodes (common electrode 12, individual wiring electrodes 14) of Ni, for example, before determining the position and shape of the heating element 15. - 特許庁

半導体装置はさらに、ＬＥＤエピタキシャルフィルム１０４のＬＥＤ１０５上からＬＥＤエピタキシャルフィルム１０４の表面を経てＳｉ基板１０１の端子領域１０７ａに至る領域に形成され、ＬＥＤ１０５とＳｉ基板１０１の端子領域１０７ａとを電気的に接続する薄膜の個別配線層１０６を有する。例文帳に追加

The semiconductor device further includes the individual wiring layers 106 of the thin films formed on a region from above the LEDs 105 of the LED epitaxial film 104 to the terminal regions 107a of the Si substrate 101, via the surface of the LED epitaxial film 104 to electrically connect the LEDs 105 to the terminal regions 107a of the Si substrate 101. - 特許庁

ヒータ１０１と外部から電圧を印加するためのパッドとを接続するＡｌ配線は、個々のヒータ１０１で独立した個別配線１０２、１つのグループ内で共通に使われる第１の共通配線１０３、および４個ずつのヒータ１０１よりなるサブグループ１０７毎で共通に使われる第２の共通配線１０６からなるパッド側配線１０８で構成されている。例文帳に追加

An Al wiring for connecting the heaters 101 with pads for applying a voltage externally comprises individual wirings 102 independent for individual heaters 101, a first common wiring 103 for common use in one group, and a pad side wiring 108 comprising second common wiring 106 being used commonly for each sub-loop 107 of four heaters 101. - 特許庁

チップ領域内に配置された複数の回路ブロック３０〜３６の端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線が、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データになるよう、配線経路を決定する。例文帳に追加

A wiring route is determined so that a wire for connecting between a common output terminal and a plurality of input terminals, respectively, in between terminals of the plurality of circuit blocks 30-36 arranged in a chip region, has wiring data comprising a common wiring portion covering common arrangement and an individual wiring portion covering connection to each of the input terminals. - 特許庁

印字ヘッド２０はチップ基板２１にインク供給溝２２とインク供給孔２３を穿設され、表層に駆動回路（論理回路２４、ドライバ２５）を形成され、絶縁膜２６の上に抵抗発熱素子２７−１、個別配線電極２８、共通電極２９が配設され、隔壁３１の上にオリフィス３３を形成されたオリフィスプレート３２が積層される。例文帳に追加

This printing head 20 has ink supply grooves 22 and ink supply holes 23 bored to a chip substrate 21, a driving circuit (logic circuits 24 and drivers 25) formed to a surface layer, resistance heating elements 27-1, individual wiring electrodes 28 and a common electrode 29 disposed on an insulating film 26, and an orifice plate 32 with orifices 33 stacked on diaphragms 31. - 特許庁

半導体装置は、集積回路１０２を含むＳｉ基板１０１と、この上に形成された層間絶縁膜１０３と、この上に形成された接着層１０４と、この上に形成された導通層１０５と、この上に貼り付けられたＬＥＤエピタキシャルフィルム１０６と、ＬＥＤエピタキシャルフィルム１０６上からＳｉ基板１０１の端子領域１０８に至る領域に形成された薄膜の個別配線層１０７とを有する。例文帳に追加

The semiconductor device comprises an Si substrate 101 including an integrated circuit 102, an interlayer insulating film 103 formed thereon, an adhesive layer 104 formed thereon, a conduction layer 105 formed thereon, an LED epitaxial film 106 pasted thereon, and a thin film discrete wiring layer 107 formed on a region from above the LED epitaxial film 106 to the terminal region 108 of the Si substrate 101. - 特許庁